请教一下，卓兴半导体的压力传感器的选型封装工艺做的如何？？

来源：蜘蛛抓取(WebSpider) 时间：2024-05-14 08:16 标签： 压力传感器的选型
了解更多行业内容，请关注公众号：芯生活SEMI Businessweek编者：本系列文章介绍MEMS制造中使用的工艺技术。MEMS的工艺技术都是从集成电路（IC）行业借鉴而来的。特别在MEMS刚兴起时，传统IC行业的工艺设备和技术为MEMS制造提供了巨大的基础设施。比如，MEMS中使用的光刻设备，可能是为IC制造而设计的前几代设备，但设备的性能足以满足MEMS的要求，但其价格却大幅降低。多年以来的发展，MEMS领域也出现了一些专门的工艺，例如各向异性湿法蚀刻（anisotropic wet etching）、晶圆键合（wafer bonding）、深反应离子蚀刻（deep reactive ion etching）等，但其应用仍然仅限于 MEMS，好像也没反过来应用于IC行业。当然，作为本系列的第一篇文章，本文还是回到MEMS制造中最基本的工艺技术，对其做一些概念的介绍。MEMS工艺流程首先，是MEMS制造中的工艺流程，包含了：1. 沉积（Deposition）：在硅晶圆/衬底上添加材料层2. 图形化转移（Patterning）：描绘精确图案，典型是通过光刻进行图案化3. 刻蚀（Etching）：根据图形化的结果，选择性地去除材料一个例子是：①晶圆/衬底涂抹光刻胶，然后②通过对光刻胶曝光，去除非图形化部分的光刻胶，然后③用光刻胶作为掩模来蚀刻下方的材料。整个过程重复进行，直到完成微观结构。图- MEMS制造的基本工艺流程对于每一种工艺流程，都可以分为基本工艺、先进工艺。基本工艺是成熟的方法，通常可在大多数的晶圆代工厂见到。而先进的工艺技术比较少见，可能成为某些晶圆代工厂的“镇店之宝”。今天我们介绍一下图中红圈框起来的外延（Epitaxy）、氧化（Oxidating）、溅射（Sputtering）、蒸发（Evaporation）等，它们是属于沉积（Deposition）类别的基本工艺，也是用于沉积均匀的半导体、金属、绝缘体和聚合物层的常用技术。外延（Epitaxy）外延是一种在硅晶圆上生长晶体硅（crystalline silicon）层的沉积方法，但具有不同的掺杂剂类型和浓度。外延层的厚度通常为 1 至 20 μm。它表现出与下面的晶体基板相同的晶体取向。当然，如果是在非晶材料（例如二氧化硅层）上生长时，它是多晶的。图-硅衬底上的外延层外延可以是在气相化学沉积反应器中通过含硅源气体在高温（>800℃）下的离解或氢还原发生的。常见的含硅源气体有硅烷（SiH4）、二氯硅烷（SiH 2Cl2）或四氯化硅（SiCl4）。生长速率在 0.2 至 4 μm/min 之间，具体取决于源气体和生长温度。在生长过程中，同时掺入杂质掺杂剂，如，砷化氢（AsH3）和磷化氢（PH3）用于砷和磷（n型）掺杂；而乙硼烷（B2H6）用于硼（p型）掺杂。外延可用于在其他类型的晶体基板，例如蓝宝石衬底（Al2O3）上生长晶体硅。该过程称为异质外延，以表明材料的差异 蓝宝石上硅（Silicon-on-sapphire）晶圆在需要绝缘或透明基板的应用中非常有效。蓝宝石和硅晶体之间的晶格失配（lattice mismatch）将硅的厚度限制在大约一微米。较厚的硅膜存在高缺陷密度和电子性能下降的问题。图-外延层晶格失配当然也有在硅衬底上生长锗（Germanium）薄膜外延技术，这种基于硅基锗的工艺，通常用于光电子探测器件。图-锗外延与APD光电子探测器件氧化（Oxidating）高品质非晶态二氧化硅是通过在干燥氧气或高温蒸汽（850℃ - 1150℃）下氧化硅而获得的。最终氧化物厚度随温度、氧化环境和时间变化情况如下图所示。图-热氧炉图-热氧厚度与温度、时间曲线硅的热氧化在二氧化硅薄膜层中产生压应力。产生应力的原因有两个：二氧化硅分子比硅原子占据更大的体积，以及硅和二氧化硅的热膨胀系数不匹配。应力取决于二氧化硅层的总厚度，可以达到数百MPa。结果，热生长的氧化膜导致下面的衬底弯曲/翘曲（bowing）。此外，由热生长氧化硅制成的独立式薄膜和悬臂梁（一种MEMS结构）由于薄膜厚度上的应力变化而容易变形或卷曲。图-晶圆翘曲溅射（Sputtering）在溅射沉积中，由待沉积材料制成的靶材在压力为 0.1–10 Pa 的真空室中受到惰性气体离子流（通常是氩气Argon）的物理轰击。来自靶材的原子或分子被喷射并沉积到晶圆上。溅射机台其离子激发机制各不相同，但涉及磁场、电场、射频等物理原理，都要产生一些高能或高速的粒子。典型的沉积速率为 0.1–0.3 μm/min，在某些溅射工具中铝的沉积速率可高达 1 μm/min。图-溅射（Sputtering）几乎任何无机材料都可以溅射。溅射是MEMS领域常用的方法，用于在低温（<150℃）下沉积金属薄膜，例如铝、钛、铬、铂、钯、钨、和 合金、非晶硅、绝缘体包括玻璃和压电陶瓷（例如 PZT 和 ZnO等）。在称为反应溅射（reactive sputtering）的工艺中，在金属溅射期间添加诸如氮气或氧气的反应气体以形成诸如氮化钛或二氧化钛的化合物。溅射工艺的方向随机性，只要靶材尺寸大于晶圆，就会产生良好的覆盖率（薄膜的均匀性），尽管拐角附近会发生一些减薄。沉积的薄膜具有非常细小的颗粒结构，并且通常处于有应力的状态之下。沉积过程中应力水平随溅射功率和腔室压力而变化，在较低功率和较高压力下出现拉伸应力（tensile stress），在较高功率和较低压力下出现压缩应力（compressive stress）。零应力沉积的理想点很难难控制。在沉积过程中加热基底有时可以用于减少薄膜应力。许多金属，特别是金、银和铂等惰性金属，不能很好地粘附到硅、二氧化硅或氮化硅上，在沉积后或在后续处理过程中会立即剥落。一层薄薄的（5 至 20 纳米）粘合层（adhesion layer）与底层材料及其上方的金属粘合，使惰性金属能够粘附。最常见的粘附层是 Cr、Ti 和 Ti/W 合金。惰性金属必须在真空的情况下沉积在粘合层上，因为空气中的氧气会立即氧化粘合层，使其粘合效果失效。图-粘合层蒸发（Evaporation）蒸发涉及将源材料加热至高温，产生蒸气并在基材上凝结形成薄膜。几乎任何元素（例如 Al、Si、Ti、Au），包括许多高熔点（难熔）金属和化合物（例如 Cr、Mo、Ta、Pd、Pt、Ni/Cr、Al 2 O 3 ），可以通过蒸发而沉积。图-蒸发炉，右图是基于电阻（如钨丝）加热蒸发金属材料蒸发在背景压力通常低于10^-4 Pa的真空室中进行。源材料加热可以通过使电流流过装有所需材料的钨丝、钨条或钨舟来实现。或者，可以通过在源材料上扫描高压（10kV）电子束（e-beam）来完成加热。在这种情况下，材料的载体通常由钨、石墨、氧化铝或铜等热的优良导体制成。相比之下，电子束蒸发可以提供质量更好的薄膜和稍高的沉积速率（5-100 nm/min），但沉积系统更复杂。此外，在这个过程中，如果某些辐射能量穿透硅基板表面，可能会损坏晶体并降低电子电路的特性。蒸发是一种来自相对较小体积来源的定向沉积过程。这导致大部分材料颗粒以特定角度沉积到基板上，导致台阶覆盖不良，并有角落和侧壁暴露的现象。如果需要薄膜连续性（例如，当金属是电互连时），这通常是不期望的效果。在沉积过程中旋转基板以不同角度面对源会减少这种影响。通过蒸发沉积的薄膜往往会表现出拉伸应力，并且随着材料熔点的升高而增加。例如，蒸发的铌和铂薄膜可能具有超过 1 GPa 的拉伸应力，足以导致晶圆卷曲甚至剥离。此外，与溅射一样，许多金属必须使用粘合层。了解更多行业内容，请关注公众号：芯生活SEMI Businessweek
引言：随着微电子机械系统（MEMS）与3D-IC封装技术应用的发展，为了满足不断发展的小尺寸和高集成度的器件要求，需要在非平整的表面上（具有沟道、V型槽以及深孔）覆盖共形的光刻胶。硅通孔技术（TSV）作为3D-IC封装中重要的工艺技术，通过芯片到芯片、晶圆到晶圆间的垂直互联，从而得到堆叠密度大、尺寸小、运行速度快、功耗小的高质量芯片。所以向具有不平整形貌的TSV结构涂覆光刻胶的需求越来越大，这就促使了新的涂覆光刻胶技术发展。图1为采用TSV技术3D-IC封装SEM图片。旋转式涂胶工艺是最传统的涂胶工艺，但是由于旋涂过程中光刻胶所受离心力与重力的作用，常规的旋转式涂胶技术并不能在这些具有形貌的晶圆表面达到共形的光刻胶涂布。优化的电子束沉积光刻胶工艺技术可以达到共形的光刻胶覆盖，但是在这种工艺中，需要一层导电的电镀层作为基层，这种导电层对于后道制程是不利的，而且成本也比较高。为了满足这种共形的光刻胶覆盖，一种新型的喷胶技术应运而生，这种喷胶技术具有操作简易、经济、重复性高的特点，而且具有替代常规旋涂技术的趋势。这种喷胶技术最早是由EVG公司于1999年提出的，其关键部分是其使用的超声低压喷雾喷嘴。喷胶工艺相对于电子束沉积光刻胶工艺，大大地节省了成本。1.喷胶实验介绍1.1 实验设备实验中采用的喷胶设备为沈阳芯源微电子设备有限公司KS-M200-1SP喷雾式涂胶机。图2为KS-M200-1SP喷胶机。喷胶设备的核心部件是超声波喷嘴。喷嘴通过超声振荡产生微米级别的光刻胶小液滴。经由压缩空气或者氮气气流加速使这种光刻胶液滴喷向晶圆表面。工艺时，晶圆以较低的转速（30-60rpm）缓慢的旋转，低转速可以有效的降低离心力的影响。与此同时，喷胶机带动超声波喷嘴的摆臂以设定的路径扫描通过整个晶圆，从而使的带有TSV结构的晶圆表面涂覆满光刻胶。1.2 喷胶工艺中超声喷嘴的行走轨迹为了提高喷胶工艺胶膜的均匀性及工艺灵活性，超声喷嘴在晶圆上方的行走轨迹有多种方式，常规的方式有如下两种。a.在喷胶过程中，晶圆通过真空吸附在吸盘上，并以较低的转速（30-60 rpm）旋转，同时在其上方与晶圆表面成45°的喷嘴以一定的线速度在晶圆上移动（通过晶圆的圆心），以达到在整个晶圆表面涂布光刻胶的目的。较低的转速最大程度降低基底区域的离心力。b.如图3所示，在喷胶过程中，晶圆通过真空吸附在吸盘上固定不动，垂直固定其上方的喷嘴在X、Y双向运动臂的作用下相对于晶圆移动，虚线及箭头所示为喷嘴的行走路径，通过设定的扫描速率和步距使喷嘴扫描整个晶圆表面。实验喷嘴采用此种运动轨迹进行工艺。1.3 光刻胶想要将光刻胶雾化成为小液滴，需要黏度小于30CP的光刻胶溶液。AZ4620光刻胶的性能非常适合涂覆在TSV结构的表面，并且能够得到质量很好膜层。AZ4620光刻胶黏度为440CP，因此本实验采用丙酮溶剂来稀释AZ4620光刻胶，降低其黏度。我们按AZ4620与丙酮体积比为1:10的比例稀释，得到CP值为20的光刻胶溶液。通过优化涂胶工艺和使用稀释的AZ4620光刻胶，我们在带有375μm深孔的晶圆上喷涂了一层均匀的光刻胶层，均匀性能达到±10%。图4为375μm 深TSV孔中光刻胶线条SEM图。2.喷胶技术的应用通过上述实验我们可以得出，这种喷胶技术得到的光刻胶膜的膜厚和均匀性可以很好的应用在一些MEMS和先进封装上。它的应用主要有以下几个方面。a.在平整的表面均匀的涂布一定厚度的光刻胶，替代常规的旋涂技术；b. 在具有沟道、V型槽、TSV孔的晶圆表面覆盖共形的光刻胶，使得进一步在沟道里，V型槽中，TSV孔内底部做光刻及刻蚀工艺。c.应用与制作金属电镀的光刻胶印模等。d.其它形状的晶片。3.喷胶优点与缺点喷胶技术的发展为MEMS及3D-IC封装提供了工艺技术支持，相比于旋转式涂胶工艺，其主要优点如下：a.成本低。喷胶所使用的光刻胶较少，同样厚度的胶膜，利用旋转式涂胶技术使用的光刻胶约是喷胶技术的10至15倍，利用喷胶技术可节省大量成本。b.应用范围广。喷胶技术不仅可以在不同形状的晶圆上涂布光刻胶，还可以在具有形貌的晶圆表面涂布共形的光刻胶，最主要的是可以在一些较薄易碎的晶片表面涂布光刻胶，而这是旋涂工艺所不能完成的（离心力的作用极易使晶片碎裂）。喷胶工艺也有它的一些不足，例如目前的喷胶设备使用的光刻胶CP值往往低于20，高于这个值，光刻胶不易被超声雾化为颗粒；另一方面，对于尺寸较大的晶圆，与旋转涂胶相比，喷胶所用的时间稍长一些。4.影响喷胶工艺质量的参数通过实验可以得出，在具有一定形貌的晶圆表面喷涂均匀的光刻胶膜并不是一件容易的事。对具有TSV深孔的晶圆表面喷涂光刻胶，在孔的顶部边缘往往没有光刻胶，而在靠近孔的底部区域会聚集比较多的光刻胶。这样，为了达到均匀的光刻胶膜，就需要优化影响喷胶工艺质量的参数，主要有以下几个方面。a.光刻胶。不同的光刻胶所含的物质不同，化学性质不同，同样条件下喷胶后胶膜的质量就不同。在现代半导体领域低成本的驱动下，能够满足半导体工艺需求的前提条件下，应尽量使用经济实惠的光刻胶，例如AZ 4620；b.光刻胶与溶剂的配比比例。由于光刻胶的CP值往往较大，为了能够将其雾化为颗粒，需要将其配比一定量的溶剂加以稀释，从而降低CP值，不同的配比比例对胶膜的均匀性及厚度均有影响；c.喷嘴相对于晶片的移动速率。在其它条件不变的情况下，移动速率越大，喷胶所需要的时间越短，对应的胶膜也越薄。但是移动速率过大会导致胶膜的均匀性较差；d.喷嘴气体流量。喷嘴气体流量主要决定胶膜的厚度，厚度与流量大小成正比；e.超声波功率。超声功率决定雾化颗粒数量及大小，进而影响胶膜的厚度和均匀性；f.喷嘴氮气压力。喷嘴氮气压力过大，会使雾化的颗粒喷洒到晶圆表面后再反弹回来，如果压力过小，不会使雾化的颗粒均匀的喷洒到晶圆表面；g.晶圆的温度。晶圆的温度会影响光刻胶中溶剂的挥发速率，进而影响胶膜的流动性。所以对于具有形貌的晶圆，温度对胶膜质量的影响较大；h.喷嘴距离晶圆表面的距离。此因素主要影响膜厚的均匀性；i.喷嘴的超声波频率。喷嘴的超声波频率主要决定雾化的液体颗粒大小，对于不同的喷涂需求，应选择适当频率的超声喷嘴。5.喷胶工艺技术的发展前景在半导体领域的工艺技术中，新型的喷胶技术可以很好的应用在MEMS、3D-IC封装当中。随着MEMS及3D-IC封装技术的发展，喷胶技术必将成为一种广泛应用的技术，具有着广阔的发展空间，未来将有如下的发展前景。a. 具有高CP值的光刻胶也可被超声雾化；b. 喷嘴的雾化面可以变为矩形或其它更多种类的图形；c．在保证喷胶质量的前提下，喷胶的效率会越来越高；d. 喷胶技术不仅可用在圆形的晶圆上，也可以用在不规则的晶片上，未来将应用在大平板当中；e. 由于喷胶的低成本与胶膜的高质量，将来可替代成本较高的干膜制程技术。6.结束语随着科学技术的发展，喷胶必将迎来更新的发展与变革，这对整个国产半导体行业都既是机遇，又是挑战。半导体工程师半导体经验分享，半导体成果交流，半导体信息发布。半导体行业动态，半导体从业者职业规划，芯片工程师成长历程。
半导体产品的制造过程主要包括前道晶圆制造（Front-End）和后道封装测试（Back-End），随着先进封装技术的渗透，出现了介于晶圆制造和封装之间的加工环节，称为中道（Middle-End）。半导体产品的加工工序多，在制造过程中需要大量的半导体设备。在这里，我们介绍传统封装（后道）的八道工艺。传统封装工艺大致可以分为背面减薄、晶圆切割、晶圆贴装、引线键合、塑封、激光打印、切筋成型和成品测试等8个主要步骤。与IC晶圆制造（前道）相比，后道封装相对简单，技术难度较低，对工艺环境、设备和材料的要求远低于晶圆制造。背面减薄由于制造工艺的要求，对晶片的尺寸精度、几何精度、表面洁净度等都提出很高的要求，因此在几百道工艺流程中只能采用一定厚度的晶片在工艺过程中传递、流片。通常在集成电路封装前，需要对晶圆背面多余的基体材料去除一定的厚度，这一过程称之为晶圆背面减薄工艺，对应装备是晶圆减薄机。晶圆切割根据晶圆工艺制程及客户的产品需求，一片晶圆通常由几百至数万颗小芯片组成，业内大部分晶圆上的Dice之间有着40um-100um不等的间隙区分，此间隙被称为划片街区（切割道)。而圆片上99%的芯片都具有独立的性能模块（1%为边缘Dice，不具备使用性能），为将小芯片分离成单颗Dice,就需采用切割的工艺进行切割分离，此工艺过程叫做晶圆切割。克洛诺斯自主研发气浮平台，应用于晶圆切割工艺，重复定位精度达±50nm，提供晶圆自动上下片、找中心、对准、定位，具有超精密的机械移动定位功能，定位晶圆进行精密切割。https://www.zhihu.com/video/1536762346764083200晶圆贴装晶圆贴装的目的将切割好的晶圆颗粒用银膏粘贴在引线框架的晶圆庙上，用粘合剂将已切下来的芯片贴装到引线框架的中间燥盘上。通常是环氧（或聚酰亚胺）用作为填充物以增加粘合剂的导热性。引线键合引线键合的目的是将晶圆上的键合压点用极细的金线连接到引线框架上的内引脚上，使得晶圆的电路连接到引脚。通常使用金线的一端烧成小球，再将小球键合在第一焊点。然后按照设置好的程序拉金线，将金线键合在第二焊点上。克洛诺斯纳米级精密平台，最大加速度0.5g，最大速度500mm/s，定位精度±2um，重复定位精度±500nm，应用于晶圆键合工艺。塑封将完成引线键合的芯片与引线框架置于模腔中，再注入塑封化合物环氧树脂用于包裹住晶圆和引线框架上的金线。这是为了保护晶圆元件和金线。塑封的过程分为加热注塑、成型两个阶段。塑封的目的主要是：保护元件不受损坏；防止气体氧化内部芯片；保证产品使用安全和稳定。激光打印激光打印是用激光射线的方式在塑封胶表面打印标识和数码。包括制造商的信息，器件代码，封装日期，可以作为识别和可追溯性。切筋成型将原来连接在一起的引线框架外管脚切断分离，并将其弯曲成设计的形状，但不能破坏环氧树脂密封状态，并避免引脚扭曲变形，将切割好的产品装入料管或托盘便于转运。成品测试检测产品的外观是否能符合设计和标准。常见的的测试项目包括：引脚平整性、共面性，引脚间的脚距，塑封体是否损伤、电性能及其它功能测试等。

我要回帖

更多关于 压力传感器的选型 的文章

 

随机推荐