用74ls192的置数功能设计7进制计数器。 原理图怎么画？

来源：蜘蛛抓取(WebSpider) 时间：2022-06-21 13:15 标签： 74ls192实现十进制计数器

内容简介：十进制可逆计数器 74LS192 引脚图管脚及功能表74LS192 是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图 5-4  74LS192

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！

　二位十进制计数器 1 、实验目的 1、在理解有关计数器基本知识基础上，掌握计数器的基本组成与工作原理。

　2、掌握使用触发器构成计数器的方法。

　3、学习使用面包板，掌握面包板的结构布局和接线方法。

　4、掌握中规模集成计数器的使用和功能测试方法。

　2 、实验 设备 SIJZ-1 型计算机组成原理教学实验仪

　 一块 3 、元器件清单 74LS192×1 块、74LS193×1 块、74LS00×1 块、发光二极管×8 只、1k 电阻×8 只 4 、总体设计 利用一块 74LS192、一块 74LS193 和 74LS00 与非门构成二位十进制级联计数器，使用进位输出信号驱动下一级计数器计数。

　5 、实验工作原理及电路 实验中各元件的引脚图、：

　 74LS00 是二输入四与非门集成电路。常用来实现组合逻辑电路运算。如上图所示，74LS00 中有 4 个与非门，对于中小规模的集成电路十分受用。

　74LS192 是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号。它不同与 72LS193 的是后者是可预置 8421 四位二进制时钟可逆计数器，而 74LS192 可预置 BCD 双时钟可逆计数器。

　D0,D1,D2,D3 作为计数器输入端，在实际电路是接地的，也可以不接。

　Q0,Q1,Q2,Q3 作为数据输出端，接到各自对应的数码管上。作为一个十进制的计数器，低位的 Q1,Q3 要接到 74LS00，构成由与非门构成的锁存器，以克服器件技术速度的离散型，保证在反馈置“0”信号作用下计数器可靠置 “0”。

　CPU 作为加计数端，个位的 CPU 要引出一根线，接到脉冲。

　CR 是清除端，74LS192 和 71LS193 的 CR 端是要加到一起，并另外引出一根线接到开关。当 CR 端为高电平“1”时，计数器直接置“0”，置低电平就执行其他的操作。

　CR 为低电平，置数端 LD 也为低电平，数据直接从置数端 D0,D1,D2,D3 置入计数器。

　CR 为低电平，置数端 LD 为高电平，执行加计数时，减计数端 CPD 可以不用接线，计数脉冲由 CPU 输入，在计数脉冲上升沿进 BCD 码十进制加法计数。

　 图 1 这个实验的中心操作是级联，电路图如下：

　6 、测试方法 因为实验中面板表上没有涉及到开关的连接，所以在调试的时候，我们将会引出的一根 CR 端接到实验箱上的开关上，同时 LD 端也接在实验箱的开关上。从正负极分别引出线接到实验箱上对应正负极上。将个位上（74LS192）的 CPU -接到实验箱上的单个脉冲位置。

　计数开始时，先在 CR 端输入一个高电平，此时两个计数器均被置为 0 状态。伺候在 LD 端输入“1”，CR 端输入“0”，则计数器处于计数状态。在个位的 74LS192的 CPU 端逐个输入计数脉冲 CP，个位的 74LS192 开始进行加法计数，在第十个CP 脉冲上升沿到来后，个位 74LS192 的状态从 1001→0000，同时其进位输出端从 0→1。

　此上升沿使十位的 74LS193 从0000 开始计数，直到第100 个CP 脉冲作用后，计数器由 恢复为 ，完成一次计数循环。

单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。 如何用二进制加法计数器芯片接成计数长度为6的计数器？ 其实很简单：用两片级联，第一片

其中CPa和Qa构成1位二进制计数器，CPb和Qd、Qc、Qb 组成五进制计数器，将两个计数器有关端子适当组合，可以组成其他类型的计数器。R0（1）、R0（2）为两个清0端，R9（1）、 R9（2）为两 个置9端。

约翰逊MC14017B是五级十进制计数器内置代码转换器。 高速运行和约翰逊spike-free输出是通过使用十进制计数器的设计。 十个解码输出通常是低，只在适当的十进制时间走高。 输出的正向变化的时钟脉冲。 这部分可用于分频应用程序以及十进制计数器或十进制译码显示应用程序。

数字电子技术--中规模集成计数器及其应用--同步、异步二五十进制计数器-PPT

1Hz的脉冲输出；又如，时标发生器需对晶体振荡器的输出频率进行分频。如果分频系数N≤10，则只需用一块TTL二-十进制计数器SN7490即可实现。通常的TTL电路中的分频是用二进制计数器，使每N个输入脉冲输出一个脉冲。当第N个脉冲输入时，计数器复位，计数器的最高有

CD4040组成加法计数器，手动加1计数。 　　2．二进制与十进制数字对照显示实验　　　　本电路可以形象地显示0～9的二进制数。按动加1按钮AN2，计数器的输入端CP得到一个负脉冲信号，计数器进行加1

本文主要介绍了两个74LS192级联构成两位十进制计数器。以两个74LS192级联构成两位十进制计数器控制实现0.0~9.9V的切换为例。低位计数器输出Qo、Qi、Q2、Q3分别提供0.1V

本文首先介绍了计数器种类与应用，其次介绍了74LS160并行置零法设计24进制计数器电路图，最后介绍了74ls162设计24进制计数器原理电路图。

本文主要介绍了74ls163实现十进制计数器电路。改变74LS163二进制计数器为十进制计数器，即用一FDS4435BZ个与非门，其两个输人取自QA和QD，输出接清零端α‘R。当第9个脉冲结束时，钣

六十进制由二片74LS290组成，分别连成六进制和十进制。个位为十进制，十位为六进制。当十位计到6时，个位、十位同时清零，

计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。本文为大家介绍74LS290组成的十进制计数器。

本文主要介绍了74ls160构成24进制计数器电路设计。本设计采用异步清零。由两片十进制同步加法计数器74LS160和一片与非门74LS00以及相应的电阻开关组成。由外加送来的计数脉冲送入两个计数器

本文主要介绍了74ls160十进制计数器电路的设计与实现。74LS160是二~十进制同步可预置计数器，1脚Cr为清零端，低电平有效.2脚CP为时钟脉冲输人端，上升沿触发.3~6V脚D1一D4为数据

74ls161为二进制同步计数器，具有同步预置数、异步清零以及保持等功能。两片74ls161可设计一个24进制计数器。

74LS160是十进制计数器，要实现十二进制计数器必须用两片实现级联，把各位芯片预置1，当数码管显示9时，个位芯片开始进位即B端为0C端为1，经过与非门输出高电平，十位芯片开始工作，十位芯片由0变为

60进制计数器，由于24进制、60进制计数器均由集成计数器级联构成，且都包含有基本的十进制计数器，从设计简便考虑，芯片选择同步十进制计数器

计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，而且常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能，在电路设计中应用相当广泛。文章介绍一种用74LS90设计任意进制计数器的简单方法。

计数器是一个用以实现计数功能的时序部件，本设计主要设备是两个74LS160同步十进制计数器，并且由200HZ，5V电源供给。作高位芯片与作低芯片位之间级联。

针对任意进制（N进制）计数器的设计目的，采用反馈复零法对基于同步十进制计数器7415160进行设计，分别采用异步清零法实现了6进制计数器和同步置数法实现7进制计数器的设计，通过应用EWB软件对所设

计数器为核心器件，结合中小规模的集成芯片，用设计了千进制可逆计数器，可以用于个人企业在生产过程中的产品自动计数；同时也可以用于教室、阅览室、中小规模超市的人数统计等。

我要回帖

更多关于 74ls192实现十进制计数器 的文章

 

随机推荐