在计算机领域，往往数字越大越好。更多内核，更高 GHz，更快的浮点运算，工程师和用户都希望这样。但现在有一个衡量标准火了，越小越好。它究竟是什么？为什么会这么重要？为什么以纳米为单位测量？为什么我们要走进芝麻街，把这篇文章带到你面前，数字到底是 10、7 还是 5？让我们进入制程节点的世界一探究竟。

在深入研究之前，值得花些时间研究一下 CPU 架构。在第一部分中，我们介绍了处理器的基本架构，在第二部分中，我们研究了工程师如何规划和设计它们。

与本文相关的关键部分是解释如何将计算机芯片物理地组合在一起。如果您想深入了解制造工艺，您需要仔细阅读光刻部分，而在本章节中，我们将重点介绍以下几点：

与芯片制造相关的最大营销术语之一是特征尺寸。

在芯片工业中，特征尺寸与被称为制程节点的东西有关。正如我们在第 3 部分 "CPU 的设计 " 中提到的，这是一个相当宽松的术语，因为不同的制造商使用这个短语来描述芯片本身的不同方面，但不久前它被用来描述晶体管两个部分之间最小的间隙。

今天，它更像是一个营销术语，对于比较生产方法不太有用。也就是说，晶体管是处理器的一个关键特性，由于它们的组执行所有的数字处理和数据存储都在芯片内，因此非常需要来自同一制造商的更小的制程节点。显而易见，你想问为什么？

在处理器的世界里，什么都不会立即发生，也不会在不需要电源的情况下发生。更大的元件需要更长的时间来改变它们的状态，信号需要更长的时间来传输，并且需要更多的能量来移动处理器的电子。虽然听起来不笨重，但更大的元器件占用更多的物理空间，因此芯片本身更大。

在上图中，我们看到的是三个旧的 Intel CPU。从左边开始，分别是 2006 年的赛扬，2004 年的奔腾 M 以及 1995 年的旧奔腾。它们的制程节点分别为 65、90 和 350 纳米。换言之，24 年来设计中的关键部件比 13 年来设计中的关键部件大 5 倍以上。另一个重要的区别是，新的芯片内置了大约 2.9 亿个晶体管，而原来的奔腾只有 300 多万个，几乎是几百倍的差距。

虽然制程节点的减少只是最近设计的物理尺寸更小、晶体管数量更多的原因之一，但它确实在英特尔能够提供这一功能方面发挥了重要作用。

真正的问题是：与奔腾的 12W 相比，赛扬产生了大约 30W 的热量。这种热量来自这样一个事实：当电流（electricity）被推到芯片的电路上时，能量通过不同的过程而损失，绝大多数能量以热量的形式释放出来。是的，30 是一个比 12 大的数字，但别忘了，赛扬芯片上的晶体管比奔腾多近 100 倍。

因此，如果拥有一个更小的制程节点的好处会是产生更小的芯片，能使更多的晶体管可以更快地转换，实现更强的计算，以及减少能量作为热量的损失。那么为题来了——为什么不是每一个芯片都使用尽可能最小的制程节点呢？

这就要从另一个方向谈起——要有光！

在这一点上，我们需要看一个称为光刻的过程：光通过一种称为光掩模的东西，这个东西在某些区域阻挡光，并让其通过其他区域。在经过的地方，光线会聚焦成一个小点，然后它会与芯片制造过程中使用的特殊层反应，帮助确定各个部件的位置。

想象一下，这就像是你手上的 X 光：骨头阻挡了光线，充当光掩模，而肉体让它通过，产生了手的内部结构的图像。

光实际上并没有被使用——即使是像旧奔腾这样的芯片，它也太大了。你可能很想知道为什么光会有大小的说法，实际上它与波长有关。光是一种叫做电磁波的东西，是一种不断循环的电场和磁场混合物。

虽然我们使用经典的正弦波来观察形状，但电磁波并没有真正的形状。更重要的是，当它们与某种事物发生交互时，它们产生的效果遵循这种模式。这种循环模式的波长是两个相同点之间的物理距离：想象海浪在沙滩上滚动，波长是海浪顶部的距离。电磁波的波长范围很广，因此我们将它们放在一起并将其称为光谱。

在下面的图片中，我们可以看到我们所说的光只是这个光谱中的一小部分。还有其他熟悉的名字：无线电波、微波、X 射线等等。我们还可以看到波长的一些数字；光的大小大约是 10-7 米，或者大约是 0.000004 英寸！

科学家和工程师更喜欢用一种稍有不同的方法来描述这么小的长度，即纳米或 nm。如果我们观察光谱的扩展部分，我们可以看到光实际上在 380 纳米到 750 纳米之间。

回顾一下这篇文章，重新阅读关于旧赛扬芯片的部分 - 它是在 65 纳米制程节点上制造的。那么，怎样才能制造出比光小的零件呢？简单：光刻工艺没有使用光，而是使用紫外线（亦称 UV）。

在光谱图中，UV 从大约 380 nm 开始（光消失时）并一直缩小到大约 10 nm。英特尔，台积电和 GlobalFoundries 等制造商使用一种称为 EUV（极紫外线）的电磁波，大小约为 190nm。这种微小的波动不仅意味着组件本身可以被制造得更小，而且它们的整体质量可能更好。这使得不同的部件可以紧密地封装在一起，有助于缩小芯片的总体尺寸。

不同的公司为其使用的流程节点的规模提供不同的名称。英特尔将他们最新的一款产品命名为 p1274 或 "10nm"，而台积电则简单地称之为 "10FF"。AMD 等处理器设计师为较小的制程节点创建布局（ layout ）和结构（structures），然后依靠这样的公司来生产它们，后者在今年早些时候加快了他们的 "7nm" 产险的扩产步伐。在这种生产规模下，一些最小的特征点只有 6 纳米宽（不过，大多数功能都比这大得多）。

为了真正了解 6 纳米有多小，我们这样看。构成处理器主体的硅原子间距大约为 0.5 纳米，原子本身的直径大约为 0.1 纳米。因此，作为一个大概的数字，台积电的工厂处理的晶体管覆盖宽度小于 10 个硅原子。

撇开正在努力开发只有少数几个原子宽的特征点这一令人难以置信的事实不谈，EUV 光刻技术已经引发了一系列严重的工程和制造问题。

英特尔一直在努力使其 10 纳米的产量达到 14 纳米的水平；去年，GlobalFoundries 停止了 7nm 和更小的生产系统的所有开发进程。虽然英特尔和 GF 的问题可能不是由于 EUV 光刻固有的困难造成的，但不能说完全无关。

电磁波的波长越短，其承载的能量越多，这导致对制造的芯片的损坏的可能性更大 ; 非常小规模的制造对正在使用的材料中的污染和缺陷也非常敏感。其他问题，如衍射极限（diffraction limits ）和统计噪声（ statistical noise ：EUV 波传输的能量沉积到芯片层的自然变化），也与实现 100% 完美芯片的目标相悖。

还有一个问题是，在原子这个奇怪的世界里，电流和能量转移不能再假定为遵循经典的系统和规则。以运动的电子（构成原子的三个粒子之一）的形式保持电能沿着导体向下流动，在我们习惯的尺度上相对容易——只要用一层厚厚的绝缘层包裹导体。

从过年英特尔和台积电的工作现状看，这变得更难实现，因为绝缘层还不够厚。不过，目前生产问题几乎都与 EUV 光刻技术固有的问题有关，因此，我们还需要几年的时间才能开始在论坛上讨论 Nvidia 比 AMD 更好地处理量子行为或其他类似的胡说八道！

这是因为真正的问题，即生产困难背后的最终原因，是英特尔，台积电及其所有制造伙伴都是纯粹的商业企业，他们将原子用于创造未来收入作为唯一目的。但在 Mentor 的商业研究报告中，提供了以下概述，越小的制程节点就需要越高的晶圆成本。

例如，如果我们假设 28 纳米进程节点与英特尔用于生产其 Haswell 系列 CPU 的节点相同（如酷睿 i7-4790K），那么他们的 10 纳米系统的每片晶圆成本几乎是前者的两倍。每片晶圆能够生产的芯片数量在很大程度上取决于每片芯片的大小，但采用较小的工艺规模意味着一片晶圆可能会产生更多的芯片来销售，这有助于抵消成本的增加。最终，尽可能多的成本将通过提高产品零售价格推向消费者，但这必须与行业需求相平衡。

过去几年智能手机销量的增长，以及家庭和汽车智能技术的近乎指数级增长，意味着芯片制造商不得不承受因为进入较小的制程节点而遭受的财务损失，直到整个系统足够成熟，能够生产出高产量的晶圆（即那些含有尽可能少的缺陷的晶圆）。鉴于我们谈论的是一项数十亿美元的风险很大的业务，这也是 GlobalFoundries 退出先进制程竞赛的原因之一。

如果这一切听起来有些悲观，但我们不应该否认，眼前的未来看起来是积极的。三星和台积电的 7nm 生产线不仅在数量和收入方面上实现了良好运营，而且芯片设计者也在计划在其产品中使用多个节点。近来最著名的例子是 AMD 最近宣布的 Ryzen 3900X CPU 的芯片设计。

这款顶级台式 PC 处理器将采用台积电 7 纳米节点来制造两款芯片，以及由 GlobalFoundries 制造的一款 14 纳米芯片。前者将是实际的处理器部件，而后者将处理连接到 CPU 的 DDR4 内存和 PCI Express 设备。假设这种设计按预期工作（并且没有理由怀疑它应该如此），那么我们几乎肯定会看到更多的公司遵循这个多节点设置。

上图显示了制程节点在过去 50 年中的变化。垂直轴以 10 倍的系数显示节点大小，从 10000 nm 开始一直向上。该芯片巨头已经遵循了 4.5 年的粗略节点半衰期（每次减少一半节点大小所花费的时间）。

那么，这是否意味着到 2025 年我们将看到 5 纳米的英特尔？可能是的，尽管他们最近在 10 纳米的技术上遇到了困难。但三星和台积电一直在推进他们的 5 纳米研究，因此未来对各种处理器都是有利的。

它们将越来越小，速度越来越快，能耗越来越低，性能也越来越高。它们将引领人们走向全自动汽车，具有当前智能手机的电量和电池寿命的智能手表，以及超过十年前数百万美元电影中所见的游戏中的图形。

未来确实很光明，因为未来很小。

    CPU、内存和硬盘被认为是计算机最重要的三个部件，俗称“三大件”。有人这样形容三者的关系：没有CPU，你的请求就没有人帮你完成；没有内存，你的程序运行时就没有存储区；没有硬盘，你的文件就没处放。

    从上段语句中我们也能够看出CPU、内存和硬盘对于计算机的重要性。但我们同样不能忽视其他一些部件的作用，例如，显卡、声卡、主板以及显示器等，这些部件与三大件组成了我们如今使用的完整的计算机系统。

    但随着计算机技术的发展，原本一些独立的部件开始逐渐相互融合，例如，显卡，声卡等如今集成在主板中已经非常普遍。对于计算机的处理器中心的CPU，如今也正在发生着变化，SoC芯片就是在最近出现的一种高度集成的处理器芯片。

    SoC是System-on-chip的缩略形式，中文名称为系统级芯片。它的最大特点就是集成度高，除了具备了CPU功能之外，系统级芯片还能够集成包括显卡，内存，USB主控芯片，电源管理电路，无线芯片（Wi-Fi,3G,4G LTE等等。）单独一块CPU芯片什么做不了，但是一块结合多项功能的Soc系统级芯片则完全有可能直接作为计算机来使用。

    SoC芯片被认为必将取代传统观的CPU芯片，SoC的最大优势在于芯片的大小。一块功能齐全的系统级芯片的面积只不过稍微大于一块单独的CPU。那么作为与处理器联系最多的内存，为何在这么多年的发展中没有被融合到SoC芯片中呢？其与CPU到底有什么关系呢？未来二者会不会“在一起”呢？

    “在一起，在一起”，相信这也是很多人希望的结果，无论是从技术角度，还是从空间角度，似乎二者都有着很多理由被放在一起完成任务。但是，二者为何一直没有“在一起”呢？也许这句歌词可以回答原因：“没那麽简单 就能去爱 别的全不看变得实际 也许好也许坏各一半”。

    是的，内存与CPU即使相爱，想在一起，也没有那么简单，不可能别的全不看，人们需要从实际出发，才能够决定二者是否能够在一起。下面我们就来看一下二者之前在一起有什么羁绊呢？

    尽管人们一直着重强调CPU的技术和性能，但简单来说，CPU其实只不过是一台超级快速的计算器。CPU从内存中获取数据，然后再进行一系列数学运算（加，乘）或者逻辑运算（和，或，不是）来处理这些数据，最后将这些数据传输给其它系统。CPU的价格越昂贵/复杂，它的运算能力就更强，同时电脑运行速度就更快。

    内存就是暂时存储程序以及数据的地方，例如，当我们在使用处理文稿时，当你在键盘上敲入字符时，它就被存入内存中，当你选择存盘时，内存中的数据才会被存入硬（磁）盘。

    内存是计算机与CPU进行沟通的桥梁。计算机中所有程序的运行都是在内存中进行的，因此内存的性能对计算机的影响非常大。只要计算机在运行中，CPU就会把需要运算的数据调到内存中进行运算，当运算完成后CPU再将结果传送出来，内存的运行也决定了计算机的稳定运行。总结来说就是：CPU是负责运算和处理的，内存是交换数据的，没有内存，CPU就没法接收到数据。

    从上文中我们可以看出，CPU与内存的关系非常密切，内存需要将数据传输给CPU，可以说是CPU与计算机沟通的桥梁，而且，如今的CPU的及成品，SoC芯片更是集成了一些功能，并且,SoC被认为将是未来CPU的替代者，那么为何迟迟不能够与内存结合呢？  

    不同于其他配件，内存在计算中的作用要相对更重要一些，承担着CPU和计算机沟通的重要作用，所以其如果结合在CPU上，如果稍有差池，那么肯定对计算机影响巨大，所以，在早期，在二者发展的初期，人们更多的考虑的是如何提升二者的性能，而不是将二者结合起来。因为单独的一个产品的性能尚有很大空间，所以结合的需求自然不会强烈。

    对于用户来说，内存和CPU的性能直接关系到计算机的性能，而且不同的业务需求对计算机的CPU和内存的需求不同，有的业务可能并不需要大内存，但对处理器要求较高，而有的业务则对内存要求较高，对处理器要求较低，如果单纯的将内存和处理器结合在一起，很难满足不同用户的需求。

    在计算机发展初期，计算机的价格非常高，那时候计算机相当于奢侈品，并不像现在这么便宜且普及。如果将内存放置在处理器方面，将大大增加内存的成本，现在的处理器都有缓存，其与内存取得的作用是类似的，但是其成本要远远高于单独的内存的成本。所以，在早期如果将二者整合在一起，其销售的价格就很难普及应用。

     内存的逻辑进程与处理器的进程并不相同，如果将内存放在处理器上，需要建立定制的具有特殊要求的逻辑进程。例如，DRAM内存需要一个良好的电容支持，但是电容因为技术困难无可避免的会有显著的漏电现象，这就需要周期性的对高电位电容进行充电而保持稳定。这样的研发是一个漫长且昂贵的。同样，SRAM也面临着成本的考验，同时存储密度也比较弱。

     如果将内存放在CPU内部，那么就需要一个专有的定制的内存，但是DRAM放在芯片上就会面临双重打击：更加昂贵的晶片以及更大的单元尺寸，这样的组合反而不是厂商需要看到的。SRAM的实际需要比DRAM更多的，这是SRAM的一个优势。

     对于很多DIY玩家来说，甚至对于一些普通玩家来说，当我们系统出现问题的时候，可能首先考虑到的就是内存问题，我们可以调节我们的内存来满足我们的需求，而更换内存是用户采用最多的方式提升计算机性能的方式，对于人们来说，就说老罗所说的“情怀”一样，喜欢内存的用户很多，这是一种情怀。

    如今，随着计算机技术的发展，推动者CPU和内存技术也开始发生变革，那么未来内存和处理器在一起的希望很大，这不仅是技术的推动，也将是发展的需求。

    首先就是云计算和大数据行业的发展，虚拟化和大数据分析是这两个行业发展的需求，但是这两个行业对内存的要求都越来越高，这就促使人们对内存的需求的不断加大，但是单条内存的容量有限，如果光靠主板PCIe的扩展将很难满足用户需求。所以将内存放在处理器上将是一个发展趋势。二者将会在一起。

    目前，虽然SoC芯片已经能够集成了一些相关的系统应用，但是集成内存似乎仍遥遥无期，但是我们不妨来猜想一下。

    在未来，CPU可能会集成一部分的内存，芯片跟据当前用户的通常需求将一定容量的内存融合到CPU中，如果用户需要添加大容量的内存，可以通过购买携带更大容量的SoC芯片，也可以购买单独的内存对系统芯片进行扩展。这将大大方便用户使用。

    同样，随着处理器性能的不断提升，可能到时候性能就不能用户比较关注的因素，内存的重要性反而要超过CPU，那时候，芯片将以内存的数量为分级的标准。当然，这个前提是，处理器的性能发展到一定级别。