verilog 中assign MO = (|a[5:1])b:c;//a=0,1时MO对齐；其中(|a[5:1])是什么意思啊

来源：蜘蛛抓取(WebSpider) 时间：2021-10-20 02:15 标签：

我要回帖

 

随机推荐