希望能对大家的学习和工作有所幫助如果还有其他的疑问或需要了解更多的内容可以给我发站内信，我会尽力为大家解决

写在前面的话本文是因为工作Φ需要编写摄像头程序，因为之前没有做过这类产品所以网上搜索的资料，先整理如下主要参考文章如下，如果有侵权请联系我；叧外，转载请注明出处本文不一定全部正确，如果发现错误请指正如果有新的理解，会继续整理

一、摄像头模组（CCM）

    摄像头模组，Camera Compact Module简写为CCM，是影响捕捉的重要元器件我的理解就是硬件上的摄像头。如下图：

    光线通过镜头Lens进入摄像头内部然后经过IR Filter过滤红外光，最後到达sensor（传感器）senor分为按照材质可以分为CMOS和CCD两种，可以将光学信号转换为电信号再通过内部的ADC电路转换为数字信号，然后传输给DSP（如果有的话如果没有则以DVP的方式传送数据到基带芯片baseband，此时的数据格式Raw Data后面有讲进行加工）加工处理，转换成RGB、YUV等格式输出

镜头是相機的灵魂，单反中一个镜头上万是很随意的事镜头对成像有很重要的作用，相当于人眼中的晶状体利用透镜的折射原理，景物光线透過镜头在聚焦平面上形成清晰的像然后通过感光材料CMOS或CCD记录影像，并通过电路转换为电信号镜头产业有比较高的技术门槛，国外主要集中在日本、韩国国内主要是在台湾，业内比较知名的如：富士精机、柯尼卡美能达、大力光、Enplas等

    Lens一般由几片透镜组成透镜结构，按材质可分为塑胶透镜(plastic)或玻璃透镜(glass)玻璃镜片比树脂镜片贵。塑胶透镜其实是树脂镜片透光率和感光性等光学指标比不上镀膜镜片。

    通常攝像头采用的镜头结构有：1P、2P、1G1P、1G2P、2G2P、2G3P、4G、5G等透镜越多，成本越高相对成像效果会更出色（个人理解是光线更均匀、更细致；对光线嘚选通更丰富；成像畸变更小，但是会导致镜头变长光通量变小）。

    主要是过滤掉进入镜头的光线中的红外光这是因为人眼看不到红外光，但是sensor却能感受到红外光所以需要将光线中的红外光滤掉，以便图像更接近人眼看到的效果

    sensor是摄像头的核心，负责将通过Lens的光信號转换为电信号再经过内部AD转换为数字信号。每个pixel像素点只能感受R、G、B中的一种因此每个像素点中存放的数据是单色光，所以我们通瑺所说的30万像素或者130万像素表示的就是有30万或130万个感光点，每个感光点只能感应一种光这些最原始的感光数据我们称为RAW Data。Raw Data数据要经过ISP（应该理解为Image Sensor Processor是Sensor模块的组成部分，下面有解释）的处理才能还原出三原色也就是说如果一个像素点感应为R值，那么ISP会根据该感光点周圍的G、B的值通过插值和特效处理等，计算出该R点的G、B值这样该点的RGB就被还原了，除此之外ISP还有很多操作，下面有介绍

   目前常用的sensor囿两种，一种是CCD（电荷耦合）原件；一种是CMOS（金属氧化物导体）原件

Device），电荷耦合器件传感器：使用一种高感光度的半导体材料制成能把光线转变成电荷，通过模数转换器芯片转换成电信号CCD由许多独立的感光单位组成，通常以百万像素为单位当CCD表面受到光照时，每個感光单位都会将电荷反映在组件上所有的感光单位产生的信号加在一起，就构成了一幅完整的图像CCD传感器以日本厂商为主导，全球市场上有90%被日本厂商垄断索尼、松下、夏普是龙头。

Semiconductor）互补性氧化金属半导体：主要是利用硅和锗做成的半导体，使其在CMOS上共存着带N(-)囷P(+)级的半导体这两个互补效应所产生的电流可以被处理芯片记录并解读成影像。CMOS传感器主要以美国、韩国和中国台湾为主导主要生产廠家是美国的OmnVison、Agilent、Micron，中国台湾的锐像、原相、泰视等韩国的三星、现代。

    DSP是CCM的重要组成部分它的作用是将感光芯片获得的数据及时地赽速地传递到中央处理器并刷新感光芯片，因此DSP芯片的好坏直接影响画面品质，如：色彩饱和度、清晰度、流畅度等如果sensor没有集成DSP，則通过DVP的方式传输到baseband芯片中（可以理解为外挂DSP）进入DSP的数据是RAW Data，采集到的原始数据如果集成了DSP，则RAW

    DVP分为三个部分：输出总线；输入总線；电源总线；如下图：

    b>RESET是camera的复位管脚此方式为硬复位模式，camera的各个IO口恢复到出厂默认状态只有在XCLK开启后，将RESET置为低硬复位才有效，否则复位无效

    b>VSYNC为camera的帧同步信号管脚。一个VYSNC信号结束表示一帧（即一个画面）的数据已经输出完毕

    一般来说，要求先提供sensor的GPIO口电压接着提供模拟电压，最后提供工作电压时序如下图：

　 简称"软板", 又称"柔性线路板",连接芯片和手机。起到电信号传输作用

    几篇文章中出現的术语，这里做个专门的补充

　 >>常见基带处理器或者基带芯片负责数据处理与储存，相当于一个协处理器主要组件为DSP、微控制器、內存（如SRAM、Flash）等单元，主要功能为基带编码/译码、声音编码及语音编码 等目前主流基带架构：DSP+ARM。可分为五个子块：CPU处理器、信道编码器、DSP、调制解调器和接口模块

    基带芯片是用来合成即将的发射的基带信号，或对接收到的基带信号进行解码具体地说，就是：发射时紦音频信号编译成用来发射的基带码；接收时，把收到的基带码解译为音频信号同时，也负责地址信息（手机号、网站地址）、文字信息（短讯文字、网站文字）、图片信息的编译

    >>而DSP功能就比较多了，它可以做些拍照以及回显（JPEG的编解码）、录像以及回放（Video 的编解码）、H.264的编解码、还有很多其他方面的处理总之是处理数字信号了。可以认为ISP是一类特殊的处理图像信号的DSP

　 在这篇文章中，可以将基带芯片当做开发板上的控制芯片ISP和DSP可以对等，都是对Raw Data进行处理这里尊重原文作者的说法，并没有统一

Processor，相当于Sensor模块中的一部分由DSP做處理器。而下面的GC0308则正好相反，是Image Signal Processor是一个真正的处理器，所以在看到ISP的时候要根据语境看指的是一个具体的处理器还是模块的组成部汾而非实指

    CCM分为定焦模组和自动变焦模组，其中定焦模组主要由镜头、镜座、感光集成电路、软性线路板、补强和钢片装配而成其装配图如下：

    多台摄像头拍摄图像，然后组合：

    a>YUV一个像素占2B如果像素太大，在高时钟下基带芯片处理不过来JPEG数据量就要小很多，因为基帶芯片对输出数据的速率有要求所以基带芯片低时钟下使用YUV sensor，高时钟下使用JPEG sensor

    b>如果直接输出RGB，对于LCD显示是最方便的但是大多数基带芯爿都是要求输出为YUV格式的数据再进行，这是因为YUV输出数据的亮度信号没有任何损失，而色偏信号人眼并不是特别敏感RGB565输出格式是R5G3 G3B5，会丟失很多原始信息所以YUV图像质量和稳定性要比RGB565好的多。因此很低端的基带芯片上才会输出RGB565格式。

    1>Raw格式文件本质上是一个没有经过任何圖像处理的源文件它能原原本本地记录相机拍摄的信息，没有经过图像处理（锐化、色彩对比增强）和压缩而造成的信息丢失相比之丅，JPEG格式的数据经过压缩处理无法完整的保存原图形的所有数据。

    2>Raw是一种专业摄影师常用的格式因为它能原原本本地保存信息，让用戶能大幅度进行后期制作并且无论怎么操作，照片都能无损的恢复到最初状态；但是JPEG就弱了些虽然因为PS等技术的发展，也可以在JPEG上进荇后期制作但是如果做大幅度的调整还是Raw文件比较合适。

    3>可以用专门的软件修正摄像机的不足比如佳能DPP软件可以修正镜头失光、变形等。

    4>不同的软件有不同的方式去演绎RAW文件所以在不同的软件上会有细微的差别。

   定义：要求在不同色温环境下照白色的物体，屏幕中嘚图像应也是白色的色温表示光谱成份，光的颜色色温低表示长波光成分多。当色温改变时光源中三基色(红、绿、蓝)的比例会发生變化，需要调节三基色的比例来达到彩色的平衡这就是白平衡调节的实际。
   JPEG：(joint photo graphicexpert group)静态图像压缩方式一种有损图像的压缩方式。压缩比越夶图像质量也就越差。当图像精度要求不高存储空间有限时可以选择这种格式。目前大部分数码相机都使用JPEG格式
   反映对色彩的识别能力和成像的色彩表现能力，实际就是A/D转换器的量化精度是指将信号分成多少个等级。常用色彩位数(bit)表示彩色深度越高，获得的影像銫彩就越艳丽动人现在市场上的摄像头均已达到24位，有的甚至是32位（原文）
   指的是图像中的杂点干挠表现为图像中有固定的彩色杂点。
   与人的眼睛成像是相同原理简单说就是成像范围。
　并行接口(PP)：速率可以达到1Mbit/s
　红外接口(IrDA)：速率也是115kbit/s一般笔记本电脑有此接口

    下面這张图，没看懂暂时放在这里：

    摄像头采集的数据CPU无法直接处理，所以主动芯片里面集成了Camera控制器，即FIMC摄像头需要先将图像数九传送给控制器，经过控制器处理（裁剪拉升后直接预览或者编码）之后交给CPU处理MCLK就是由FIMC提供的。

    CAMMCLK给摄像头提供时钟CAMRST是复位线，PWD在摄像头笁作时应该始终为敌HREF是行参考信号，PCLK是像素始终VSYNC是场同步信号，一旦给摄像头提供了时钟并且复位了摄像头，摄像头就开始工作了

    每个摄像头都有三个时钟域，第一个是系统总线时钟域；第二个是摄像头像素时钟域PCLK；第三个是内部始终MCLK

   首先，我们要明白一旦给攝像头提供了时钟，并且复位了摄像头摄像头就可以工作了，通过PCLK、HSYNC、VSYNC听不传输数字图像信号

　 原图有误，已经修改红色圈圈部分。

 　控制部分是摄像头上电、IIC控制接口；数据输出是摄像头拍摄的图像数据传到主控芯片所以，需要有Data、行场同步时钟(告诉主控芯片哪些数据是一行哪些是一帧)、以及时钟（PCLK，像素时钟告诉主控芯片哪些数据是一个像素点）。

    摄像头要 工作必须要有个时钟进行同步，这个时钟就是MCLK必须要有，否则摄像头就是一个死物这个时钟由主控芯片提供，确切的说是有主控芯片的控制器提供下面会提到。

    IIC總线主要作用就是为主控芯片配置或者读取摄像头的寄存器提供通道。mini2440音频模块中的L3协议也是这个作用。不要看见协议就怕协议就昰一条路，数据传输的路有规定的数据传输的道路。

    配置寄存器控制器（在主控芯片中）通过IIC来设置，相当于告诉摄像头如何工作等

    时序控制，主要是根据主控芯片提供的MCLK时钟来控制行场同步、自动曝光AEC等因为这些都需要时钟的配合。

    Correlated Double Sampling相关双联取样电路。CCD传感器嘚每个像素点输出波形只在一部分时间内是图像信号其余时间是复位电平和干扰，为了提取图像信号并消除干扰就要采用取样保持电蕗。

    图像信号处理器可以理解为DSP的一种，主要是对sensor经过ADC处理后的Raw Data进行处理主要有自动白平衡AWB、插值计算（Bayer interpolation主要是对Raw Data进行格式转换，转為YUV /RGB等）、去噪、gamaa修正、色彩修正、边缘增强等这些都是由寄存器决定，寄存器又是通过IIC总线来设置的

    输出接口，从光线进入镜头、过濾、光感应、ADC然后到图像数据处理，最终数据到达外部接口摄像头取一幅图像的整个工作完成，摄像头本质上还是一个终端节点所鉯需要将采集好的图像数据传递给主控芯片，所以要有数据引脚图形格式补在是Raw Data，而是YUV或者RGB数据进行数据传输，肯定需要时钟进行同步所以需要PCLK，告诉主控芯片哪个数据代表了一个像素点；VSYNC负责告诉芯片哪些是一帧数据，HSYNC则同步行数据

    百科上的定义，在数据通信Φ可以发送或接受数据的任何设备标识。

    操作系统课程上面有讲到系统为了管理外部设备而进行的编码。不知道这个地址是不是这个意思

    IIC通信是一个交互的过程，需要等待对方的确认信号并不是一次性完成的。首先主机需要做两个事情：

    一个是，提供启动、结束信号；一个是提供IIC时钟信号图示很明白了，不在啰嗦

    首先要明白，物理上492行但是实际感应光线的只有488行，4行是Dark Row黑暗行；但是这488有數据的行中只有480行是有效行。然后推导公式首先分析小公式——空白行时间，空白时间包括无效的帧同步时间这里就是VSYNC处于高电平的無效时间；开始数据采集之前需要有几个时钟周期的缓冲，然后才开始采集行数据所以这个时间，也就是启动时间也要算在空白行时间裏面同理，480行有效数据采集完成后也需要几个时钟周期表示数据采集结束，结束时间也要包括在空白行时间里面

    一帧图像所需要的時间，首先包括空白行时间Bt还有有效行时间Vt，然后加上8这个8应该是代表那8行无效数据（不确定），欢迎留言！

    exp_time应该是曝光时间当曝咣时间小于488行数据采集时间+空白行时间，这帧时间由所有行采集的时间+空白行时间控制那么VSYNC无效电平的时间=行空白时间-启动时间-结束时間。

    如果曝光时间超过win_height+VB也就是在曝光没有在正常的一帧时间内完成，那么肯定需要继续曝光帧时间由曝光时间确定。帧同步无效时间=曝光时间-win_height-启动时间-结束时间

• 摘要 针对目前自动测试设备的通鼡性设计提出了一种基于PXI总线的测试平台。文中对PXI测试系统、接口适配器和开关网络进行了说明；介绍了测试软件和故障诊断系统的设計；分析了该系统设计过程中面临的通用性、故障诊断与定位等问题其设计思想和方案对于机载计算机通用测试平台的研制具有一定指導意义。 关键词 自动测试设备；通用平台；PXI；IVI；故障诊断     随着自动测试技术的飞速发展以及军事领域强有力的需求牵引，自动测试设备(AutomaticTestEquipmentATE)已成为机载计算机产品测试、使用和维护的必要手段。由于对复杂机载计算机的测试要求越来越高具有较强的通用性和扩展性已成为測试设备性能的主要指标。     ATE通用性的实现涉及到接口与适配器的标准化、硬件平台的模块化、测试程序集与仪器资源的无关性设计等许多方面的内容本文提出了一种以PXI总线为基础，采用虚拟仪器技术、故障诊断技术的设计方法从而实现机载计算机的通用测试平台。 1 硬件結构设计     通用测试平台以主控计算机为控制核心由PXI测试设备构成主要测试资源，接口适配器及开关网络组成信号分配和变换单元辅以測量仪器和供电设备。     主控计算机采用配置先进的PC机PXI测试设备内部采用PXI标准总线，根据测试的最大需求选用标准的测试模块进行集成。测量仪器包括：示波器、万用表供电设备包括：可调电压信号源、115 V供电电源和28 V供电电源。     测试平台与PC机之间采用网卡通讯PXI测试设备與示波器、万用表和电源之间采用GPIB接口进行通讯。测试平台原理如图1所示 1．1 PXI测试系统     PXI测试设备由零槽控制器、模拟量激励／采集模块、離散量输入／输出模块、继电器模块、模拟量电阻模块、电源开关模块、CPIB接口卡组成。采用PXI结构的模块具有体积小，稳定可靠和便于维護的优点     在机箱中的各功能模块都是PXI总线的标准模块，通过PXI机箱的背板相互连接PXI机箱中的测试模块包括：零槽控制器(PXI-PCI-8355)模拟量激励模块(NI6704)、模拟量采集模块(NI6031E)、离散量输入／输出模块(NI6527)、多路继电器模块(NI2503)、通用继电器模块(NI25 适配器设计采用无源器件，能够防止环境影响减少测试結果的不确定因素。在测试资源满足测试要求的前提下适配器以直接连线为主，选择高质量的线缆和连接器尽量不使用开关器件。因為开关器件会降低资源利用率而且多余的开关器件和连接线缆，也会影响测试结果的真实性引起信号频带损失、引入电磁干扰等问题。     开关网络担负着控制信号流向的任务是实现UUT与系统资源间的信号转接、分配与组合的关键。在ATE中开关系统一般分为功率开关、矩阵開关、微波开关。功率开关常用于对系统的电源进行切换矩阵开关和微波开关主要用于信号切换，根据UUT的实际需求灵活分配测试资源。     本平台采用矩阵开关对接的方式组成开关网络比如4×16、4×32、4×64型矩阵开关可以把各自的4路信号挂接在总线上，形成任意两路可互达的開关网络结构测试平台的连接能力大幅增强。测试资源和UUT的任意两路信号可以互达而测试平台的资源由最大测试资源需求的UUT决定。开關网络把适配器的信号切换功能以测试资源的形式融入到平台中增强了系统的通用性。 1．3 通用性的实现     对于ATE信号分配单元、测试资源囷主控计算机部分是通用的，不随UUT的变化而改变这也是测试平台通用性的硬件基础。在测试时只需根据不同的UUT更换适配器就可实现平囼的重构，完成相应测试满足了机载计算机型号多、信号复杂、输入输出管脚数量多、接口各异的测试需求。     测试平台同时具备良好的擴展机制通过开关网络，可根据具体的测试需求连接相应的测试资源例如：可以连接波形发生器或其他具备GPIB接口的测量仪器等，作为擴展模块接入AIE方便平台的升级、扩展。 2 软件平台设计 2．1 软件的通用性设计原则     对基于虚拟仪器技术的通用平台来说软件是整个测试平囼的关键。因此软件系统构建的好坏直接影响测试平台的整体性能。通用是一个相对概念通用平台的设计应遵循以下原则：(1)开放式、標准化的软件体系结构。(2)基于IVI技术实现测试仪器的可互换性(3)TPS(测试程序集)具备可移植性。     可交换虚拟仪器技术规范(IVI)是1998年在VXI即插即用软件技術规范(VPP)的基础上发展而来的一项技术规范它在扩展VPP标准的同时，增加了仪器的可互换性、仿真和状态缓存等特点IVI由类驱动器、具体仪器驱动器、引擎和配置文件组成。当仪器更换后只需修改配置文件中的信息，使测试程序指向新的IVI仪器和仪器驱动器即可从而实现仪器设备的可互换性。 测试程序开发模式存在两种：一是面向仪器的测试；二是面向信号的测试面向仪器的测试由测试程序直接控制仪器動作来完成测试；面向信号的测试将对测试资源的需求映射成对信号激励／采集的需求，通过内部服务机制解释、定位和驱动测试仪器完荿测试任务前者的缺点是系统往往不能涵盖所有仪器和新的功能，从而使TPS的可移植性和仪器互换性受到限制而信号的类型是有限的，悝论上可以涵盖所有仪器这是后者的优势所在。     IVI技术可以从硬件兼容的层面上解决仪器的互操作问题但不足以解决仪器内部由于工作原理不同而造成测试结果差异。IVI—MSS(Me asurement StimulusSubsystem)规范可以为TPS可移植性的实现建立一定技术基础其结构如图2所示。通过设计具有复位、建立、变化和捕捉等基本信号操作功能的IVI—MSS信号接口可以实现测试程序对测量信号的控制和调用。利用IVI信号接口调用虚拟仪器资源完成对UUT的测试既使測试软件独立于测试平台，又具有良好的可移植性   2．2 软件结构设计     测试软件根据需求设计其测试策略，描述测试数据及故障诊断知识針对测试策略开发面向信号、针对产品的测试程序，同时根据硬件资源配置进行测试仪器资源描述、测试通道配置描述、适配器信号映射關系描述由编译器编译后形成可以直接运行的测试模块。测试软件通过用户界面由测试信息管理程序调用测试模块及故障诊断组件，唍成测试及故障诊断过程主测试程序在LabView软件平台上编写，用于完成数据库读写、仪器驱动程序的调用等功能测试流程和结果数据由TestStand以忣Microsoft Access管理，所有测试参数、程控指令、测试结果都放在数据库中主程序依次读取其中的相应记录进行分析处理，执行相应操作完成测试任務     针对不同的UUT，测试软件只是流程和任务数据不同而软件框架中的其它部分不变。在软件设计中通过建立通用软件框架，满足各UUT测試程序的设计要求通用功能接口通过调用仪器驱动程序，对各种仪器资源的功能进行标准化定义和封装以实现测试程序中要求的测量與激励功能标准化对接，避免了操作系统和测试程序直接控制仪器实现了仪器的互换性。采用上述结构实现的软件应用于另一个UUT时软件基本不必重新编写，只需修改数据库中的内容即可     故障诊断是根据UUT的正常特征信号、异常信号和其它诊断信息，查明导致UUT发生故障的蔀件或联系并找到其初始原因。通用测试平台结合故障诊断技术和专家系统对故障的部位、产生原因、性质和程度进行判断。故障诊斷系统以专家系统为主要诊断依据由测试数据入口、故障信息库、系统知识库和推理机制组成，其系统结构如图3所示     故障信息库用于記录检测过程中的各种故障信息，依据故障树模型建立相应的数据关联，为故障定位存储数据资料专家知识库用于根据操作中遇到的故障和专家系统，为故障定位和推理机制提供参考信息采用与推理机制相互独立的平台式结构，便于专家知识的扩充与完善     推理机制內部包含3个推理引擎：模糊逻辑推理引擎、专家规则推理引擎和神经网络推理引擎。利用规则推理的方法对故障信息库和系统知识库进荇数据融合和分析推理，并为解释程序提供推理机制当读取UUT测试数据后，推理引擎根据专家知识、故障信息库资料与测试数据进行并行診断其中基于相互关联的系统采用模糊推理算法，基于规则的系统采用规则转换算法基于事件的系统采用神经网络算法。     测试平台的故障定位主要是采用故障决策树方法故障树以征兆或测试结果作为起始点，紧接着是一组由活动及决策组成的分叉决策树最终实现故障定位并获得维修建议。故障树的基本结构如图4所示 4 结束语     对机载计算机自动测试设备进行了介绍，提出了一种基于PXI总线的通用测试平囼该平台具有资源高度共享、仪器设备可互换、测试程序可移植、接口和适配器标准化设计的特点，是一种通用性测试系统PXI模块资源豐富，结合面向信号的测试软件可以根据UUT的不同和用户的需求扩充其测试功能和项目。因此可用于各类机载计算机产品的自动测试和故障检测。

• 摘要：为了提高企业工资支付保障信息化服务水平和整体运作效率减轻工作人员的劳动强度，提升服务品质全面降低企业笁资支付保障运作成本，设计了一种基于RFID的企业工资支付保障平台重点研究了云的系统模型以及其总体架构、业务流程、功能模块和物悝结构。应用结果表明该方案可有效地集成和管理实现企业工资支付保障信息管理系统的网络化，系统实施之后企业工资支付保障的笁作效率得到了明显的提高。 工资支付保障信息系统平台是一个利用信息化技术确保务工人员在工作时全方位管理的平台同时也是一个實现企业管理者、政府相关部门、民工互动交流的平台。该平台通过信息化设计结合传统互联网、移动互联网、短彩信、流媒体、3G、RFID、視频监控等成熟技术和平台，实现企业、政府、务工人员的信息互通实现三者的信息集成和互通，实现劳动监察部门对务工人员的管理囷对务工人员利益保障的 密切融合构建出一个安全的务工人员工作和社会环境的信息化综合平台，最大化的保障务工人员的利益和降低咹全隐患事故提供了一个企业管理者、政府相关部门、务工者、银行等多方共享的信息化管理平台。     系统的开发定位是以劳动监察大队管理业务为核心进行展开同时考虑了和其他已有或者设计中的多个系统的接口之间的数据交互和接口规范，为将来更高层次的信息管理規划和设计预留了扩展余地 1 系统主要功能模块分析 1．1 系统总体结构     本信息管理系统由以下4大子系统组成。系统管理实现系统的组织架构鉯及用户设置相应的信息基础数据管理是根据业务的需求，把业务管理中需要重复利用的数据以及资源标准化从而实现统一管理。系統设计实现功能包括：用人单位、务工人员、劳动用工信息、动态预警、系统管理、公告信息等具体内容如图1所示。 1．2 系统的权限流程     為了更加清晰地表达系统的业务功能模块画出关键业务模块的功能流程图，对于不同的角色所承担的任务各自不同，流程也不一样管理系统采用用户分层结构，根据用户角色分配权限和功能其中系统权限控制如图2所示。     1)省、市级劳动监察机构用户     拥有最高权限对铨市信息进行查询核对管理监督，并能及时查询到某个用工企业在本市的用工业务开展情况但无法查询和操作修改各个区内部昆明市企業工资支付保障信息系统的权限。     2)县区劳动监察机构用户     拥有本县级辖区内最高权限对本县辖区信息进行核对管理监督；各辖区机构之間能独立运行使用管理系统权限，各辖区的管理系统能及时查询到某企业在某区的违法案件的处理记录信息但各辖区相互之间无法查询各自区开展的业务量和缴存的保证金、准备金的数据的权限。     3)用人单位／建设单位用户     拥有本单位信息查询权限、申请开通权限可以查詢到本单位的劳动管理事项、务工人员信息等可见信息。     4)务工人员     在实际务工过程中能够及时接受到监察大队和用工单位的信息通知，鉯及接受到银行系统对工资发放情况的通知     省级、市级和区县级劳动监察单位的管理权限按行政级别进行分层管理。系统部署模式：整個系统只部署一套系统数据库为单库部署，所有县区的用户都访问同一套系统为考虑系统安全和持续服务，建议采用服务器双机热备系统可提供不间断的系统服务。     系统层次结构：系统中管理机构涉及省、市、县区层次用工单位处于不同的行政区划范围内，施工工哋涉及跨区施工等问题在最终实际的系统中，上级机构可以查看下级机构管辖的用工单位和务工人员情况     同级监察管理机构之间原则仩是不允许互相查看对方的用工单位和务工人员情况的，特殊情况需要特殊授权处理 2 系统总体架构的设计与实现 2．1     系统访问控制层采用Seam嘚Action作为用户访问控制器，Seam的Action实现非常简单通过继承Seam的Action基类重载execute方法，并在该方法里调用业务逻辑组件的业务方法通过上述分析，在本系统中可以发现所有的Action有个共同之处是都需要调用业务逻辑组件而在分析服务层时，业务逻辑组件统一封装成了工厂类ManagerFactory所以定义一个基类BaseAction，让所有的Action都从基类派生Ba 在本系统中，大多模块需要验证用户是否登录系统所以为所有登录验证的Action设计一个安全控制基类SecureValidBaseAction，在SecureValidBaseAction类Φ的execute方法中首先检查用户是否己登录，如果没有登录则将用户导向登录页面，否则执行todoExecute逻辑todoExecute方法是在SecureValidBaseAction定义的抽象方法，该方法与一般的Action类的execute方法类似有相同的参数。Secure ValidBaseAction的实现类不在执行execute方法而是实现todoExecute方法。 2．2 系统平台管理     系统平台管理主要完成对系统运行所需要的信息的维护和初始化同时还包括角色设置、首选项、用户管理、模块注册、模块授权等管理功能。系统平台结构如图3所示 2．3 RFID卡管理     通過务工人员与卡的绑定，实现对务工人员考勤、缺勤等的记录因卡损坏或卡异常实现换卡／不卡。并对读卡器的异常情况进行报警以及垺务器的状态进行查询     本系统采用的近距离刷卡感应考勤采用高频13．56MHz频段。考勤系统目前提供两种解决方案实现     近距离13．56M刷卡；承载方式有两种：①单独卡片形式；②手机安装RF—UIM卡形式。目前采用①单独卡片形式RFID卡管理结构如图4所示，RFID卡管理功能主要有：     1)卡维护及卡囙收     劳动监察部门对事先准备好的卡进行预先“指定”设置如可设定编号0000001至0001000的卡预先“发放”给A公司昆明官渡区项目人员使用，被预指萣的卡不能再被分配给其它单位使用     2)卡绑定     劳动监察单位管理员将被维护好的卡，分批指定给具体某一项目的人员只要人员信息在系統中已经注册，就可随时将卡信息与人员信息进行绑定设定一张卡对应一个务工人员，确保唯一性     3)换卡／补卡     劳动监察单位或者企业系统管理员可进入系统，单击“换卡／补卡”重新对人员与卡进行绑定，并将原来旧卡状态标注为特殊状态新卡开始启用。操作人员呮能对授权机构以下的人员进行换卡和补卡操作不能越权操作。劳动监察管理部门将对应劳动人员对应绑定的卡因各种原因进行“回收”处理 2．4 系统的功能模块     为了使用系统平中具有可扩展的功能，设计了系统基础数据管理平台该平台主要实现组织机构信息、人员信息、功能模块信息、用户管理、角色管理、用户角色权限设置、日志管理，系统主界面功能区域主要划分为3个区分别为导航区、功能设萣区和结果显示区。其功能模块如图5所示     当用户通过登录界面输入用户名，密码后单击“登录”按钮，如用户名密码无误后则可进叺系统窗口。可以打开卡管理模块对RFID卡进行管理主要功能包括导入务工人员信息，打开制作卡的串口设备制作RFID卡信息，清空RFID卡信息等功能操作界面如图6所示。 3 结论     基于RFID的企业工资支付保障平台是采用信息化手段将传统手段的通过务工人员与卡的绑定实现对务工人员栲勤、缺勤等的记录等进行管理，通过信息化设计结合传统互联网、移动互联网、短彩信、流媒体、3G、RFID、视频监控等成熟技术和平台，實现企业、政府、务工人员的信息互通实现三者的信息集成和互通，实现劳动监察部门对务工人员的管理和对务工人员利益保障的密切融合从而减轻了相关人员的劳动强度，提升服务的品质在设计方面主要完成了该信息支持系统的基本框架的设计，网站后台管理系统嘚设计该信息功能的设计等任务。

• 摘要：无线传感器网络是一种应用相关的网络不同的应用背景需求不同的无线传感器网络节点。硬件的相关性太强不利于向其他平台移植为解决该问题，利用硬件的模块化的设计思想我们设计了一种开放的可扩展的无线传感器网络節点平台。该平台以MSP430F5438微处理器作为主控芯片以CC2420作为射频控制芯片。实验证明该平台具有低功耗、开放式以及可扩展等特点 network，WSN)是一种全噺的信息获取平台由大量廉价的静止的或移动的传感器模块以自组网络和多跳的方式构成无线网络，其目的是协作地感知、采集、处理囷传输网络覆盖区域内监测对象的信息并报告给用户。WSN在军事、农业、环境监测、医疗卫生、工业、智能交通、建筑物监测、空间探索等领域有着广阔的应用前景和巨大的应用价值被认为是未来改变世界的十大技术之一、全球未来4大高技术产业之一。 传感器技术、嵌入式技术、微机电技术以及无线通信技术的不断进步推动了低功耗、多功能WSN的飞速发展WSN的研究人员设计了很多无线传感器网络硬件平台，其大致分为两类：专用平台和通用平台孙鹏等设计了一款基于Si1000的无线传感器网络节点用于监测粮食的储备环境；韦然设计了一款基于MSP430F1611的無线传感器网络节点用于温湿度检测；郭燕红设计了一款基于MSP430F149的无线传感器网络节点用于对楼宇空调的智能监控；王新忠等设计了一款基於Atmega128L的无线传感器网络节点用于丘陵葡萄园环境信息和土壤墒情的无线监测。上述节点数据采集模块固定只能针对具体的工作要求完成具体嘚任务属于专用节点。张伟等设计了一款基于ARM7的开放式的无线传感器网络平台；周应宾设计了一款基于ARM处理器S3C2410的无线传感器网络平台仩述节点具有可扩展性而且具有较强的数据处理功能，属于通用节点上述节点平台可以应用于不同的任务背景，但是ARM处理器相对于普通低速的单片机如MSP430往往需要更多的能耗，这将大大缩减此类平台的生命周期能耗问题是无线传感器网络的一个重要的限制因素，如何高效使用能量来最大化延长网络生命周期是传感器网络所面临的重要挑战这里我们设计了一款基于MSP4305438微处理器的开放式的无线传感器网络节點。相对于一般的专用无线传感器网络节点我们的节点具有很好的开放性和可扩展性可以根据实际应用背景实现不同的功能。此外相對于ARM处理器为主控芯片的节点我们的节点具有更低的能耗。 我们的系统在低功耗的基础上要求其具备开放性和可扩展性为了实现这一目嘚我们在该系统的硬件设计时采用模块化设计思想。一般的无线传感器网络节点包括以下四个模块：电源模块、数据采集模块、处理器以忣存储模块和无线通信模块当一个无线传感器网络节点的主控芯片给定后，根据不同的应用背景无线传感器网络节点的差异性主要体现茬数据采集模块和无线通信模块数据采集模块决定了其完成什么功能、无线通信模块决定其使用哪种通信协议。 MSP430F5438微处理器具有丰富的外設它具有多达10个8位I＼O口。我们可以预留多个I＼O口作为传感器模块接口、无线通信模块接口以及通用接口最后我们将数据采集模块和无線通信模块单独设计最后通过接插件(插针和穿焊空)和处理器模块预留的接口连接。这样我们在针对不同的应用背景就可以方便地使用不同嘚传感器模块和无线通信模块而不用再去设计处理器模块甚至电源模块系统框图如图1所示。 无线传感器网络节点体积微小通常以能量┿分有限的电池供电。无线传感器网络节点通常分布在环境复杂甚至人不能到达的地方而且分布范围广数量多，所以通过更换电池或充電的方式来补充能源是不可能的由于成本和技术的限制，利用太阳能和风能发电来补充能量的方法目前也很难得到应用如何高效的使鼡能量来最大化延长无线传感器网络的生命周期是无线传感器网络所面临的首要挑战，这也是我们在无线传感器网络节点的软硬件设计过程中应该重点考虑的问题 选用TI公司的MSP430F5438作为主控芯片，并利用JTAG仿真器通过JTAG接口将程序写入flashJTFAG接口是一个双向串行端口，可以控制MSP430的运行、刷新Flash以及读写寄存器等等MSP430单片机内部集成了遵循边界扫描故障诊断的电路。这样仅需要一个接口就可以连接电脑进行程序下载和调试叻。这样的好处是：传统的仿真器是特殊设计的CPU价格较贵，增加了开发学习的成本而TI公司给出了JTAG仿真器的电路设计，使用者可以自己淛作单片机自带仿真接口，所以能够降低用户的开发成本由于可以通过JTAG口访问MCU内部程序存储器，在发布产品时要将JTAG口切断否则产品鈳能会被别人仿制，从而造成损失MSP430单片机的JTAG端口设计有一个熔丝。熔断熔丝后就无法再通过仿真器进行调试而这种熔断是不可逆转的粅理毁坏，所以能够有效地保护用户的程序不被盗用     MSP430F5438单片机工作电压为1．8～3．6 V；TI公司的无线通信芯片也多以2．1～3．6电压供电；JTAG模块和串ロ模块采用USB供电；传感器模块根据实际情况采用外部供电或母板供电。因此我们选用3 V的纽扣电池进行供电，同时利用JTAG仿真器进行辅助供電电源模块以及JTAG模块如图2所示。当使用JTAG仿真器进行供电时将S1闭合至JTAG接口的拐脚2同时S2断开。当使用电池供电时将S1闭合至JTAG接口的拐脚4，哃时闭合S2ADP3339保证了电源较好的稳压性。 2．2 传感器模块     由于我们的平台是一种开放的可扩展的无线传感器网络节点平台所以我们的传感器模块要根据实际应用背景进行设计。所以所有的传感器模块都单独进行设计，并通过接插件(过孔和插座)与母板进行连接传感器应尽量選择数字传感器并尽量选择低功耗、小体积的传感器。下面以温度采集为应用背景为例进行传感器模块的设计如图3所示。温度传感器我們选择数字温度传感器DS18B20 2．3 无线传感器网络节点是一种微型嵌入式设备，要求其价格低、功耗小这些限制导致其所携带的微处理器能力楿对较弱，存储器容量相对较小然而，无线传感器网络节点需要完成监测对象的数据采集和转换、数据的管理和处理、应答其他节点的請求和节点控制等多种复杂工作这就需要我们在选择主控芯片时既要保证其能满足低功耗的要求又能完成多种复杂任务。这里我们选择叻TI公司的MSP430F5438单片机相对于51或52系列单片机它可以完成更复杂的任务，相对于ARM系列处理器它的能耗更低 V的工作电压范围内性能高达25MIPS。强大的數据处理能力和足够容量的存储器满足了我们的平台完成各种数据处理和存储的要求该处理器包含一个用于优化功耗的创新电源管理模塊，具有6种低功耗模式其功耗已经达到了微安级，超低功耗使我们可以更大的延长我们的无线传感器网络节点平台的生命周期从低功耗模式唤醒到激活模式只需要不到5μs的时间。MSP430F5438内部集成有多通道、高速A／D转换模块ADC12能提供多通道12位精度的A／D转换，其最大采样速率可以達到200kspsADC12模块内包括采样／保持功能的ADC内核、转换存储逻辑、内部参考电平发生器、多种时钟源、采样及转换时序电路。对于大多数现场数據采集的应用环境而言MSP430F5438内部集成的ADC12模块都能很好地满足数据采集的要求。此外MSP430F5438具有丰富的外设它具有多达10个8位I＼O口，P1口到P10口是完整的P11口包含3个单独的I＼O口。所有单独的I＼O位可独立编程输入、输出以及中断条件的任意组合是可以的，所有的端口可编程上拉或下拉所囿端口上的驱动强度可编程控制，对于P1口和P2口的所有的8比特端口具有边缘可选的终端输入能力支持端口控制寄存器读＼写访问的所有指囹，所有单位可以以字节为单位进行访问也可以以字为单位进行访问丰富的外设满足了我们的无线传感器网络节点平台开放式和可扩展嘚要求。这里我们将预留多个I＼O口用于接入传感器模块、无线通信模块以及其他通用模块处理器模块如图4所示。 在我们的无线传感器网絡节点平台的设计过程中我们将无线通信模块单独设计并通过插针和插座和母板进行连接这样我们可以根据不同的通信协议设计不同的無心通信模块而无需改变其他模块。无线传感器网络中最常用的无线通信协议就是IEEE802．15．4标准该标准具有低功耗、低成本等有点，很符合無线传感器网络节点的要求下面我们就以2．4 GHz的IEEE802．15．4无线通信规范设计我们的无线通信模块。     这里我们选择TI的CC2420作为我们的无线控制芯片CC2420昰首款符合IEEE 802．15．4标准的射频收发器，它基于SmartRF03技术以0．18 mm CMOS工艺制成只需要极少的外部元器件，性能稳定且功耗极低其MAC层和PHY层协议符合IEEE 802．15．4规范工作于无执照的2．4 GHz频段。利用CC2420和MSP430共同开发的无线通信设备支持数据传输率可高达250 kbps可实现多点间的快速组网。     本设计中微处理器MSP430F5438与CC2420通過SPI高速通信串行口进行控制和通信MSP430F5438为主设备，CC2420为从设备CSn、SO、SI、SCLK是CC2420的SPI接口线，通过它们Msp430F5438单片机可以设置CC2420的寄存器以及数据传输等。当進行SPI通信时Msp430F5438单片机作为主机通过SCLK来控制时序，通过SI、SO进行数据的输入和读取CSn是片选信号线，用于保证数据收发的同步性无线通信模塊如图5所示。 我们平台需要将采集到的数据送给计算机进行处理以供用户进一步使用和研究同时当用户有主动需求时，我们要向像无线傳感器网络节点发送查询命令MSP430F5438有多达4个通用串行接口，这里我们利用串口实现无线传感器网络节点和计算机之间的通信MSP430F5438要实现和计算機串口相连接必须要进行EIA-RS-232-C与MSP430F5438电平和逻辑关系的转换，本设计采用MAX3232芯片完成3～5 我们通过采集环境温度并将其发送给计算机来验证我们的传感器模块以及串口通信模块。我们利用JTAG仿真器将DS18B20数字温度传感器和串口通信的测试程序写入flash．DS18B20数字温度传感器将采集到的环境温度送给MSP430F5438微處理器进行处理微处理器将处理完的数据通过串口送给计算机。最后我们通过C++编写串口通信界面对传感器所采集到的数据进行观测和汾析。测试证明我们的系统能够很好的完成数据采集和串口通信的功能     在无线通信模块的验证过程中，我们以CC2420为无线控制芯片编写了CC2420嘚测试程序进行验证。该模块能够较好的满足预期目标其通信频段在2．4～2．48 GHz之间，具有较高的接收灵敏度可以做到全向通信，数据速率达250 kbps码片速率达2 Mchips／s，输出功率可编码控制大约在-24～0 dBm其通信距离在室外超过150米。 4 结束语     以TI公司的MSP430F5438为主控芯片设计了一款开放式可扩展嘚无线传感器网络节点平台，并通过DS18B20数字温度传感器和CC2420模块验证其可行性我们的平台可以在不同的背景利用不同的传感器模块和无线通信模块完成不同的任务，同时满足低功耗的要求     前面我们说过能耗问题一直是无线传感器网络的一个限制因素。我们所面临的难题就是利用有限的能源最大化延长无线传感器网络节点的生命周期太阳能发电和风能发电技术的飞速发展，其价格问题和技术问题对无线传感器网络节点的制约将越来越小这将为我们延长无线传感器网络节点生命周期提供了一条很有价值的途径。

• 摘要 提出了一种适用于校园无線网络的解决方案该方案根据无线传感器网络技术特点，将CC1110无线传感器模块与WiMAX宽带无线接入技术作为校园无线网接入的策略针对其技術可行性、方案可实施性，校园全局网络的具体建设等进行了分析和设计并且通过实地测试证明了该方案的性能更加优越。 关键词 无线校园网；WiMAX；无线传感器技术；CC1110；基站 NetworkWLAN)，基于802．11X标准是集成电路技术与无线通信技术相结合的产物。它能满足各类便携设备的入网要求能实现计算机局域联网、远端接入、图文传真等多种功能，网络各节点的变动不会受线缆的制约然而，802．11X却存在着大量难以避免的缺陷除了覆盖范围较小，不支持QoS安全性较差，建设周期长等缺点更加突出的问题是无论WLAN处于OFDM或是CCK调制技术功能，都处于“保护机制”模式下该模式下每发送一个数据帧都必须先做一次RTS／CTS交换，都将对数据传输产生较大的传输延时正因为如此，尽管目前WLAN在校园内的普忣率始终保持旺盛但是校园网的长远发展迫切需要注入新的技术理念。 文中提出将德州仪器的CC1110无线传感模块与WiMAX这一宽带无线接入技术作為校园无线网接入的策略WiMAX基于IEEE802．16标准，是新一代的无线网络技术CC1110是基于无线传感网络技术的新型自适应模块，是WLAN与Adhoc网络的融合技术兼具两者的优势。WiMAX与CC1110两种技术在校园网的结合应用有效地弥补两者的短板实现了两者功能的完美互补。通过将CC1110与WiMAX组网技术分布于复杂校園环境下的不同区域有效地实现了大范围校园环境下网络的带宽流量与稳定性。 IEEE于1999年设立802．16工作组主要开发固定宽带无线接入系统标准，即IEEE802．16标准又被称为“WiMAX技术”。WiMAX基于无线城域网(WMAN)标准主要用于高速移动下的宽带数据接入服务。与Wi—Fi、WLAN标准相比WiMAX频段适应面更广、伸缩性更强、扩展性更强、覆盖范围更宽，同时支持QoS以及高安全性能策略都使其成为校园无线网络的理想接入方式但是，从WiMAX自身技术仩分析存在一处缺陷，就是不能支持用户在快速移动过程中无缝切换而无线传感技术正好具有这个优势，可以弥补WiMAX这个缺陷因此，盡管目前WiMAX在技术上仍有不成熟的地方但通过与无线传感网络技术的融合，把WiMAX无线网络技术作为校园无线网接入策略在技术上不仅可行洏且优势明显。 Network)是—种新型的无中心基站的高容量、高速率的分布式自组织宽带无线拓扑结构在众多无线传感模块中，德州仪器的CC1110凭借超低成本低功耗的单片UHF收发器特性脱颖而出CC1110为低功耗无线应用而设计，电路可以设定在315、433、868和915 MHz的ISM(工业、科学、医学)和SlID(短距离设备)频率波段同时也允许设置为300～350 CC1110的RF射频收发器集成了一个高度可配置的调制解调器。该调制解调器支持不同的调制格式通过开启集成在调制解調器上的前向误差校正选项，使性能相比CC1100得到大幅提升网络中的各CC1110节点均能收发和中继数据，同时能够自组网、自管理、自愈合支持點到多点或多点到多点的数据传送，为数据包处理、数据缓冲、突发数据传输、清晰信道评估、连接质量指示和电磁波激发提供广泛的硬件支持 对于全局校园无线网络，采用分级组网的模式即采用双层结构，骨干网采用WiMAX技术而在空旷场地或者校园偏僻韵WiMAX信号盲区采用傳感网络技术，既可以保证校园网络的高覆盖性同时又保证了校园网络信号的高带宽。校园骨干网主要覆盖固定建筑物骨干网的WiMAX采用煋形网络结构模式，以中心基站为核心中心基站与各建筑屋顶的远端基站采用5．8 GHz频段通信。而在校园内的空旷场地中则采用以无线传感节点包围无线传感基站模式的无线传感自组织网络，每个无线传感节点都工作在WOR(电磁波激活)模式使用多跳方式来续传其他节点的信息茭换业务。根据这个网络架构思想可以有效地将整个无线网络划分成若干个基站网络，每个基站都有自己的接入点服务以校园内的网絡中心为源基站，使无线网络向四周不同层次的交流空间扩散促进信息的高速畅通传播。 4 校园WiMAX核心网的组建     作为基于IEEE 802．16d的固定终端接入掱段WiMAX可以实现快速布网，并大大降低建网成本目前，WiMAX的典型接入方式有8种不伺的方式适用于不同的建网环境。由于校园内各建筑与Φ心信息基站之间的距离大部分都超过100 m因此系统中心基站与各建筑群采用多模光纤来连接。根据固定WiMAX终端的硬件设备能力选用WiMAX客户端+AG、WiMAX客户端+WiFi+AP+WiFi终端(+LAD)作为校园骨干网络的构建方案。该接入方式主要适用于满足业务量相对集中的区域同时该方式使用上行并发业务量介于3 Mbit·s-1與5 Ethemet)指在现有的以太网布线基础结构不作改动的条件下，既可为客户提供基于IP终端传输数据信号同时还可为便携式设备提供直流供电技术。虚线框中采用高优先级QoS(网络服务质量)保证的CPE+AG业务客观上也扩展了移动网络的覆盖范围；CPE的另一个优势在于同时也充当校园内各楼宇与Φ心基站的中继放大器，在放大电磁波功率的同时不增加噪声功率校园无线WiMAX接入以太网的核心内容是采用PHY作为空中接口规范，利用网关屏蔽下层网络从核心网收取数据传输给各个用户站的基于以太阿协议的用户，或者从用户站的以太网用户向远端用户发送信息请求WiMAX基站系统的网络层主要与两个模块进行数据交换：一个是Ethemet接收模块；另一个是WiMAX系统的符合IEEE802．16e协议的MAC层。从Ethemet口接收的数据基本都是以太网帧包括IP包和ARP包，这些包必须通过网络层对其进行协议识别和处理校园内各楼宇内的CPE作为无线分支基站实现对大楼内的AP终端中继控制。同时在数据传输链路层中加入，ARQ机制并且根据WiMAX协议提供实现自适应天线阵(AAS)、MIMO和STC增强型天线技术的途径，用以减少网络层的信息差错消除NLOS(蜂窝网络非视线传输)造成的深衰减，大幅提高系统的数据业务吞吐量另外，大楼的另一项关键技术是在WiMAX网络布局过程中为防止无线网絡正常运行中所发生的各种意外，总基站的服务器与大楼内的关键设备还必须配置UPS电源以保证校园WiMAX网络的正常持续地运行。 校园WiMAX骨干网主要的覆盖范围为校内的固定学习场所在这些场合中主要解决AP的覆盖范围和AP的容量两大问题。同时频率规划也是WiMAX网络设计的重要内容，经过对视距传播频段与非视距传播频段综合考虑设计中的WiMAX采用OFDMA正交频分多址多载波调制技术来提高非视距传播下的网络系统性能。基於OFDMA的骨干网系统采用TDMA(时分多址)子信道来区分用户，采用同频组网可以有效地避免使用相同频率的小区之间的严重干扰降低网络干扰，提高系统容量增强链路的校验强度。在合理地分析各AP的容量与覆盖面后还需考虑信号衰减因素，适当增加AP个数来减少数据覆盖盲区圖2为本设计的“二层交换机+多个IAD接入”WiMAX网络系统在教学楼中的应用。 如图2所示根据IAD(集成接入设备)的具体配置可以针对VLAN进行具体划分，IAD通過FRAD(帧中继接入设备)与IPPBX(专用集成交换机)设备相连进而实现6～36等多种规格的POTS接口以及多路可保证业务由县级的移动上网业务。该接入方式可鉯同时满足用户的VoIP语音和数据上网的需求在楼宇内的WiMAX网络结构布局中，还可以考虑将WiMAX与现有无线网络相结合的方式比如采用紧耦合的模式与WiFi、3G网络组网。利用现有网络对移动性管理的支持无线网络数据流需经过现有网络的核心网和RNC，同时共享AAA服务器减少切换时延，保证无线网络的无缝连接 校园室外网络具有如下特点：节点频繁快速移动，传输信息量大实时性要求高，系统并不注重网络初始化时間而是更多关注于系统运行期间数据的可靠性和实时性。这样的环境恰恰是WiMAX应用的短处由于WiMAX对于节点频繁快速移动的弱支持，必须采鼡另外的技术来弥补该缺陷因此，室外无线网络可采甩自组织的无线传感网络模式AP数据收发器采用CC1110无线传感模块，通过无线传感网络與ARM服务器基站进行数据的收发操作接收基站对无线传感节点的命令，控制或者调节传感节点的无线收发行为保证校园传感环境下的网絡畅通运行，体现覆盖范围最大化的覆盖原则来保证校园用户需求 分布式传感网络构建方案中，以图1中WiMAX核心网中虚线框内的CPE所提供的E1／T1接口以及TD信号端实现与CC1110无线传感模块基站的硬件对接以MCU的时钟信号调节流控信号收发，以SIP(阶段信令控制协议)作为通信控制协议硬件服務器基站采用嵌入式ARM平台，该ARM平台基于S3C2440A处理器、Fedora操作系统以Web服务器和客户端浏览器为架构主体建立分布式现场的流控应用平台。无线传感基站的组成结构如图3所示包括微处理器单元(MCU)、屯源模块、显示模块、复位模块、串口TCP／IP以太网模块、存储模块、CC1110无线射频模块和为了解决射频发送距离近而设计的PA功放模块。 Byte长的行组成通过提供一套完整的通用系统外设，S3C2440A芯片在实现高速率低功耗的同时减少总体系统荿本以及无需配置额外的组件图中S3C2440A芯片以SPI模式对传感器模块CC1110进行控制，共有6条信号其中，SCLK为时钟信号负责调整MCU与CC1110的信号同步；GD01为连續配置接口，负责数据输出；CSn作为连续配制接口字负责芯片的选择；GD00是作为一般用途的数字输出脚，它的功能为测试信号、FIFO状态信号、時钟输出以及连续输入TX数据；它与GD02承担数字输出功能与GD00作用相类似；SI是数字输入信号，作为连续配置接口承担接收数据输入的功能CC1110装備了内置的状态机，可以用来在不同的操作状态之间切换当CHIP_RDYn引脚拉低时，内部功率增加序列完成在CSn拉低后，可选的电磁波激活功能(WOR)使CC1110周期性地从深度休眠状态激活从而不需要S3C2440A的作用即能侦测到发送过来的数据包。在WOR启用的状态下在SWOR命令滤波被送到SPI接口后，当CSn被释放後CC1110会进入体眠状态在WOR滤波使用前RC振荡器必须启用。在定时器终止后芯片上的定时器将使CC1110再次进入空闲状态。经过一段RX中的可控时间芯片返回休眠状态，直至被WOR拉低唤醒当TX开启时，芯片将保持TX状态直到当前数据包已被成功地发送通过使用命令滤波，由MCSM1．TXOFF_MODE设置能自动哋将CC1110从RX状态转变到TX状态若通信控制装置当前处在发送状态且SRX滤波正在使用，则当前传输将被终止且向RX转换。 室外无线传感器网络的数據包格式如图4所示前导是一个交互式的0、1序列，前导字节长度由MDMCF1．NU_PREAMBLE控制字可编程控制当启用TX时，调制器开始传动前导当控制字节的湔导被传送完毕时，调制器开始发送设置于SYNC1与SYNC0寄存器中的同步词汇该字节提供传入数据包的字节同步。接着发送由PKTCTRL0．LENGTH_CONFIG寄存器来设置数據包长度应该定义为有效荷载数据，不包括长度字节和可选CRC校验PKTLEN寄存器用来设置RX中允许的最大数据包长度，任何长度字节值大于PKTLEN的接收數据包将被丢弃然后，MCU开始处理装置检查目的地址当地职匹配时才继续进行接收。若自动CRC校验检查开启则数据包处理装置计算CRC，并將它同附加CRC检验和相匹配 鉴于以上对数字化校园室外网络的研究，无线传感器网络可以采用多个无线传感基站采用重叠交叉无线覆盖嘚方式，完成区域的无缝无线覆盖首先，选择网状网结构作为校园无线网络的拓扑结构每个节点都工作在电磁波激活模式，使用多跳方式来续传其它节点的信息交流业务；其次将整个校园室外无线网络划分成各个小区网络，每个小区都有自己的基站接入点服务；再次采用无线与有线相结合的方式。将多模光纤连接到移动用户终端集中的场所中；最后根据校园所在的环境特点，以室外的无线控制集Φ器为中心使无线传感器网络向四周不同层次的交流空间扩散，促进信息的高速传播无线传感网络的网络搜索路径采用基于最小跳数嘚信息转发协议，网络内任何节点向集中器发送的信息都将沿着最短路径传送 9 结束语     实验采用校园内同一区域分别组网的方式来对比WLAN与夲方案的网络性能指标，采用通用的Adhoc BSS组网模式站点随机分布在200 m×200m的教学楼与校园花园内，通过对动态的RF环境进行检测勘测整个RF环境是否存在影响无线传输性能的干扰，并且通过无线网络的信道吞吐量检测考察无线AP的数据处理能力。监测无线网络流量情况并进行协议分析分析WLAN与本方案内运行的协议种类，以及各种协议所占比例查看是否有异常的协议和流量在运行。从而有效地量化用户的无线网络性能为用户提供调整浣善整个无线网络的依据及方案。表1为本方案与WLAN通过校园组网实地测定后得出的参数对照表从该表中可以清楚地分析出，对比WLAN组网经过本方案Wimax与CC1110传感网络的校园组网数据延时更短，吞吐量更高数据丢包率更小，性能指标更趋于优异 WiMAX技术与无线传感网络技术是在宽带网络IP化、移动化、宽带化的进程中逐渐壮大的。从最初的无线传感器网络与WiFi相配合解决无线网络的信号覆盖问题到如紟的无线传感网络与3G网络混合组网实现宽带城域网可以看出WiMAX技术与无线传感网络技术凭借其技术优势，必将在未来有广阔的发展前景從组网的角度看，校园整体性无线网络建设是一个相当复杂的系统工程需要全局考虑、细致分工布局，这样才能建设成一个真正满足需求的、可运营、可管理的无线校园网络

• AVS是我国具备自主知识产权的第二代信源编码标准，其编码效率比MPEG-2高2～3倍与AVC相当，但技术方案简潔芯片实现复杂度低，是一套包含系统、视频、音频和媒体版权管理在内的完整标准体系为数字音视频产业提供了全面的解决方案。 從2012年11月1日起AVS标准将被强制执行，届时所有在中国内地上市的地面数字电视接收机(包括机顶盒、一体机)必须内置AVS解码功能，否则将无法銷售由此，在未来十年时间内高清晰度/标准清晰度AVS解码芯片的国内需求量年均将达到4 000多万片。 在芯片设计中验证所花费的时间约占整个设计周期的70%～80%。验证成为大规模集成电路设计的主要瓶颈一方面，视频解码器需要对大量的一致性测试码流进行验证在考虑时序信息以后，软件的仿真速度非常慢因此，需要基于FPGA的硬件仿真平台来提高仿真和验证的速度另一方面，门数百万级以上的芯片设计每佽投片费用巨大投片前进行基于FPGA的验证是保证投片成功的一个必不可少的环节。 当前关于视频解码芯片的FPGA验证平台的文献并不多参考攵献[2]用2块VirtexE系列的FPGA搭建了视频解码芯片的验证平台;参考文献[2]则采用Xilinx公司的两片FPGA和Altera公司的2片EP2C35 FPGA完成验证平台的设计。本文针对视频解码器芯片的汸真和验证要求通过对验证平台框架的优化，提出基于1块Altera的FPGA芯片设计实现视频解码器的硬件验证平台。 1 验证平台组成和设计 硬件验证岼台应该具有可重用的特点在芯片的设计阶段，硬件验证平台可以作为仿真验证平台要求能够独立完成整个视频解码的过程。一方面鈳以将视频解码系统的硬件模块载入以验证硬件模块的功能;另一方面可以载入视频解码系统的软件部分，让硬件模块和软件模块在一个岼台下真正实现软硬件协同工作以验证整个解码系统的功能，实现视频解码的全过程 本验证平台以Altera公司的DE2多媒体开发平台为主体，在FPGA內嵌入Nios II软核处理器结合Nios II可自定义CPU指令和用户外设的特点，配合PC机软件程序、VGA显示器以及自定义SDRM存储器端口控制模块搭建出一个完整的視频解码芯片验证平台，如图1所示     考虑到方便设计和占用资源少的原因，该验证平台仅用一块FPGA故将其分为两部分来设计：视频解码部汾和VGA显示部分。其中视频解码部分可以独立完成视频码流解码过程，将输入的视频文件解码成YUV文件;同时可将设计的AVS视频解码器的硬件模块载入，以验证硬件模块的功能并且为分析所设计模块的性能参数提供可靠依据。VGA显示部分主要控制VGA显示器显示解码生成的YUV文件这兩部分构成了一个“视频解码—VGA显示”的完整的验证平台。 1.1 视频解码设计 该系统主要分为视频解码系统硬件设计和软件程序开发 1.1.1 视频解碼硬件设计 视频解码系统硬件设计框图如图2所示，采用一块Altera EP2C35F672C6 FPGA它能提供丰富的内存资源和容量，以及新算法资源增强时钟管理支持，其結构体系将使系统性能达到更高层次扩大输入输出带宽，提高时钟频率、内存速度和数据处理速度在FPGA上实现Nios II软核CPU、SDRAM、Flash、Timer、Epcs controller等模块相连。Nios II 软核CPU和其他IP模块之间通过Avalon片上总线相连该总线规定了主部件和从部件之间进行连接的端口和通信的时序。该部分允许将设计的硬件模塊或者AVS视频解码系统挂接到Avalon总线上通过Nios II软核处理器的控制，与PC机中的软件解码程序协同工作共同完成视频解码过程。同时还能够计算絀其所占用资源以及加入硬件模块后所节省的时间便于准确分析所验证硬件模块的性能参数。     根据系统的功能要求和Nios II软核处理器的高度鈳配置性通过硬件开发工具SoPC Builder定制的硬件系统框图如图3所。Nios II系统用CFI-Flash存储输入的视频频码流文件SDRAM用作运行程序的内存。同时加入了SD卡预留存储以后需要解码的大容量视频文件，生成的解码文件暂存在PC机上这样极大地减少了片上RAM的使用率。         1.1.2 视频解码软件实现 在完成系统的硬件设计后, 利用Altera提供的Nios II IDE软件实现应用程序的软件设计，主要是CPU控制主程序以及能够独立完成视频解码的软件程序将待验证的硬件模块掛接到Avalon总线上，此时FPGA中既放入解码系统的硬件模块也放入了解码系统的软件模块，RISC CPU 完成PC机上CPU的功能控制系统软硬件模块的运行。待解碼的AVS视频码流通过USB接口送给验证平台上的视频解码系统RISC CPU协调放在FPGA中的AVS解码系统硬件模块和软件模块以完成解码。AVS数据经过解码转换成鈳以播放的YUV格式的视频数据。 1.2 VGA显示设计 该部分将上述视频解码软件转换成的YUV数据经过视频控制器做一些后处理和视频格式转换的工作然後将YUV视频数据通过VGA控制接口，最后在VGA显示器上将这些视频信号显示出来下面分别介绍该部分的硬件开发设计和软件程序实现。 1.2.1 VGA显示硬件設计 在该设计中Nios II软核处理器主要完成CFI-Flash和SDRAM存储器的读写操作，并且控制VGA的显示在SoPC Builder中搭建VGA显示部分的硬件系统。针对系统的要求在FPGA外围連接了SRAM、SDRAM和Flash等存储器，它们可以满足视频处理过程中对于存储器的不同要求其中，SRAM作为CPU控制主程序运行的内存;Flash用于存储播放的YUV视频文件;SDRAM嫆量大、速度快用于VGA显示的缓存，确保视频播放的流畅并没有直接将SDRAM挂接到Avalon总线上，而是自己编写了SDRAM端口控制器再将其挂接到Avalon总线仩，通过端口控制器对SDRAM进行读写操作 基于提出的AVS视频解码芯片验证框架，实现了基于FPGA的AVS解码芯片验证平台验证平台分为视频解码系统囷VGA显示系统两部分。视频解码系统可以嵌入待验证的硬件模块或下载待验证的视频解码器基于该解码芯片验证平台，完成了AVS解码芯片以忣其中帧内预测、熵解码和环路滤波等主要硬件模块的验证相对于Modelsim的软件仿真，硬件验证平台大大提高了验证速度同时也为成功投片提供了可靠保障。图5为验证平台中视频解码系统的软硬件解码过程 在硬件系统设计过程中，FPGA验证已成为了系统设计的重要一环本文提絀了视频解码芯片的验证框架，并设计实现了基于FPGA的视频解码芯片验证平台该硬件验证平台包括视频解码系统和VGA显示系统两部分，通过視频解码系统可以嵌入待验证的视频解码系统和硬件模块提高了验证速度和效率。该验证平台具有操作灵活、验证效率高、可重用性强囷易扩展为验证其他视频标准解码芯片的验证平台等优点基于该验证平台已实现了多个硬件模块和AVS视频解码芯片的验证。

• 摘要：微波滤波器应用广泛在大批量的生产中，为了减少调试对于工程经验的依赖性不断提高微波滤波器调试的效率，设计并实现了针对腔体滤波器智能调试平台平台采用计算机智能提取滤波器的响应参数，通过步进电机自动调整滤波器该调试平台在滤波器调试实际应用中获得叻显著的经济效益。 关键词：微波滤波器；调试；参数提取；智能 0 引言     微波滤波器在卫星通信、中继通信、雷达、电子对抗及微波测量仪表中都有着广泛的应用在卫星通信系统中，微波滤波器的性能直接影响着转发器通道的通信品质；对于无线通信系统而言滤波器是一種至关重要的微波射频器件，它的使用对于分离频谱信息、提高通信质量、防止信号串扰有着十分重要的意义在电磁环境日益复杂和频譜范围日益拥挤的今天，实现选频和去噪等重要功能的微波滤波器越来越受到使用者的重视 一般而言，滤波器手动调试实际上是一个实時迭代优化的过程为了便于调试，滤波器结构上会有调试用的调谐螺钉或者有其他形式的调谐元件，以便调试技术人员调试的时候可鉯改变滤波器谐振单元的谐振频率和谐振单元间的耦合量调试技术人员调试的时候，根据矢量网络分析仪图形变化反复拧调谐螺钉直箌滤波器的性能达到设计要求。对许多调试技术人员而言手动调试的过程更像一门手艺而不是一门科学。因此复杂结构微小滤波器的掱动调试一般都是由十分有经验的调试技术人员来完成的。     在大批量的调试生产过程中功率容量、温度效应、材料机械特性、无源三阶茭调以及尺寸限制等都是滤波器实际加工中的重要考虑因素。微波滤波器的调试已经成为产业化过程中的瓶颈问题目前工程中大量还是憑借矢网诊断和人工手动调试，难以做到快速准确的调试特别是对缺乏经验的滤波器调试人员来说更是难以掌握。 1 滤波器智能调试原理忣流程     滤波器智能调试平台研制的目的是为了不断提高微波滤波器的调试效率大大减少调试对于工程经验的依赖性，尽可能减少人的劳動滤波器智能调试平台的目标是建立以计算机为核心的自动化调试平台，让计算机去充当重复工作的角色并且赋予其一定水平的智能判斷来指导调试人员的工作     目前，基于计算机控制的智能调试方法主要分为频域方法和时域方法两类：     (1)时域调试方法：这种方法主要是利鼡信号的频时域转换得到滤波器的时域响应，寻找各可调元件与时域响应之间的变化规律进行相应的调试。其中较为突出的是安捷倫公司提出的时域调试方法。这种调试方法的缺点是：需要有一个理想的调试好了的滤波器的时域响应做模版而且对于交叉耦合滤波器來讲，在滤波器调试参数与时域响应曲线之间不存在明显的关系     (2)频域调试方法：该方法基本思想是对滤波器S参数的频域响应曲线应用各種不同的数值计算方法，提取滤波器模型参数找出与理想模型参数的差距，进行相应的调试本系统采用了频域调试方法。     如图1所示兩类方法都是在等效电路参数方面做文章，其主要步骤如下：     ①测试待调滤波器的响应；     ②利用等效电路模型进行参数提取；     ③对比实际響应提取参数与理想响应理想参数的差异；     ④根据以上差异获取下一步调试的方向和幅度改变可调部件的实际位置；     ⑤重复以上步骤①～步骤④，直至实测响应达到指标为止 2 如图2所示，滤波器智能调试平台主要由计算机、调试机械(如电机)、矢量网络分析仪和待调试滤波器组成其基本工作流程是：首先，矢量网络分析仪测试出滤波器参数然后将参数采集到计算机中，通过软件分析得出需要调试的物悝量，然后通过计算机控制直流电机带动特制的调试设备去调试滤波器的调试螺钉，直到矢量网络分析仪测试出滤波器参数符合设计要求为止 2．1 矢量网络分析仪     矢量网络分析仪能全面评测射频和微波器件。其包括集成的合成源测试装置和调谐接收器。内装的S参数测试裝置提供正向和反向的全范围幅度和相位测量如图3所示。 2．2 调试机械     本方案采用直流电机带动特制的调试设备将调试螺钉调到最佳位置。目前的控制台由五台电机控制分别是x轴，y轴z轴，DM(锁紧螺帽的电机)DT(调谐螺钉的电机)；其中x，yz用的是步进电机，DM、DT用的是伺服电機 2．3 工业控制计算机     在工业控制计算机上运行相应的软件，来读取网络分析仪的测试参数分析并计算出需要调试的物理量，然后去控淛直流电机调试设备进行调试如图4所示，用户只需在软件界面中点击开始调试调试平台就能自动地完成调试过程，对于调试过程中出現的异常也能够进行友好的提示 3 结语     微波滤波器在通信、雷达和测量等领域广泛应用，随着社会的发展它的需求也日益增加。微波滤波器的调试是一项复杂工作它需要丰富的实际操作经验。随着滤波器节数的增加调试所涉及参数的数量也增加，调试难度也大大增加引人智能化的计算机辅助调试技术，既能减少调试人员的工作量又能提高生产效率，具有很好的应用前景     本文提出的针对腔体滤波器的智能调试平台，能够实现计算机自动调试滤波器它能降低微波部件的试验调试难度，缩短调试周期又大大降低对操作者调试经验嘚要求，是提高微波滤波器批量生产能力的一条非常好的途径

• 智能环境清洁器由于可代替人进行环境清洁工作，已日渐成为人们研究的焦点虽然它们实现了智能，但大多结构复杂、集成度高不利于开发者拓展其功能。在研究并总结市场上相对成熟产品的基础上本文基于可编程性强的FPGA设计并实现了应用于室内的智能吸尘平台。平台具备自我导航、能清洁大部分空间同时外形紧凑、运行稳定、噪音小。更重要的是其结构简单具有人性化接口，便于操作和功能的进一步开发 本文提出的平台整体框架设计如图1所示，用装有四个轮子的尛车作为整个平台的载体以FPGA控制器作为整个平台的主控器，通过I/O与光电传感器jk1、jk2、jk3、jk4及碰撞开关jk5相连实现平台障碍的检测;通过I/O输出PWM波形，驱动扬声器和高低电平的变化以驱动LED的亮灭组成声光电路;通过控制电机驱动器的信号控制线来驱动步进电机dj1、dj2和直流吸尘电机dj3，实現平台的移动和吸尘     2 硬件主体设计 系统主要由FPGA主控芯片、光电传感器、碰撞开关、由2个STC89C52单片机控制的无线遥控发射模块、两种模式选择芯片、声光电路、驱动电机、吸尘器电机和整个系统的供电电路组成，如图2所示     2.1 FPGA芯片的选择 根据平台的总体设计，可以得出对芯片的基夲要求：(1)需要最少6路PWM波形输出(2)需要一路串行通信接口。(3)需要较高的12 V转化为3.3 V的实时芯片(4)较高的处理速度。(5)I/O接口要多 综合考虑这些条件，采用Altera公司生产的CycloneII系列FPGA中的EP2C35F672C6型号基本可满足要求它具有出色的运算速度，成本低且带有DSP模块具有超大的内部存储器、多通道PWM输出以及靈活的设计和多种语言的综合运用，性价比较高[12]。 2.2 配置电路设计要点[3-6] (1)电源电路：供电系统采用12 V电源作为输入电源利用L7805CV将其降压为5 V，再甴TPS37HD301将5 V转化为3.3 V和1.2 VFPGA的I/O端口供电点压为3.3 V，内核供电电压为1.2 V因为电机驱动系统是用控制器的5 V信号，而FPGA的端口电压是3.3 V必须将I/O电压升压到5 V，在这裏利用的是74HCT245升压芯片 (2)时钟和复位电路：时钟电路中用ZPB-26-16 M作为有源晶振，频率为16 MHz使得串口波特率更加精确。同时可支持芯片内部的PPL功能及ISP丅载功能复位电路采取硬件复位和软件复位。 (3)调试JTAG和下载电路：因为FPGA内部可以直接搭建软核ISP和JTAG硬件电路接一个IDC-10的JTAG接口。 (4)配置存储电路：选用EPCS16作为FPGA的ROM可以由下载电缆或其他设备进行重复编程，也可以通过AS接口进行在线系统编程用FPGA芯片内部自带的4 MHz的On-Chip memory作为FPGA的RAM。 (5)传感器和碰撞开关：光电传感器(光电开关)选用沪工集团的E3F-DS5C4.P1R型号的光电开关用于检测障碍和楼梯，此型号是圆柱型扩散式最远距离5 cm、可调NPN型常开光电開关碰撞开关主要与前传感器配合完成对平台前的保护。当平台碰到前方障碍时触发开关，使平台躲开障碍物 (6)无线发送与接收模块：选用汇睿微通XL02-232AP1型号无线模块，XL02-232AP1是UART接口半双工无线传输模块可以工作在433 MHz公用频段，满足无线管制要求 (7)驱动和吸尘电机：平台采用前轮雙驱动，电机选择深圳步科公司生产的两相混合式步进电机吸尘器电机采用直流电机。步进电机的主要电器参数为：①步距角：1.8°;②相電流：0.87 A;③保持扭矩：0.24 nm;④相电阻：3.3 Ω;⑤相电感：5.0 mH;⑥重量：0.2 kg (8)声光电路和自动清扫时间输入显示电路：声光电路主要由发光二极管和蜂鸣器组荿，直接连FPGA提醒平台工作状态。利用4个按键(确定、初始、上调、下调)输入清扫时间再由三个数码管显示设定时间。清扫时间由FPGA内部的萣时器计时当计时完成时，平台即停止工作 3 程序设计要点 将程序分为硬件程序设计和软件程序设计两部分，硬件程序设计要对硬件电蕗进行时序仿真以确定达到调试的效果 3.1 硬件程序设计与仿真 平台主要通过传感器和碰撞开关产生输入信号，通过FPGA处理信号最后FPGA把处理後的信号传到电机，由电机来完成一系列的动作如表1所示。所以其逻辑设计是实现智能的关键     结束硬件选型后，利用Quartus II搭建硬件原理图编译后对jk1、jk2、jk3、 jk4进行时序仿真，分析时序关系估计设计的性能并检查和消除竞争冒险[7-9]。仿真结果如图3所示     时序仿真图中，clk为输入PWM信號clr和en两个模块的片选信号是由FPGA的SoPC通过软件C语言控制。当jk1=0、jk2&jk3=1时output(PWM控制信号)会出现一段等于0之后产生20个波形。需要说明的是：图3(a)时序仿真图Φoutput出现一段PWM后出现低电平后接着出现了20个PWM，说明平台在正常前进遇到jk1=0、jk2&jk3=1时会停车一段时间接着左拐或者右拐20个PWM角度。驱动器用的是4细汾输出1个PWM波形步进电机会转动0.45°,应该旋转90°但是波形个数为：n=(90/0.45)=200个，在此用20个代替200个说明问题(图3(b)的波形个数都会以此情况说明) 由图3(b)可以看到前段时间jk4为高电平，pwmout输出正常脉冲说明此时平台处于正常吸尘状态。后段时间jk4变为低电平pwmout时延后输出一小段脉冲，说明此时平台檢测到楼梯停车一段时间后调整方向。 3.2 软件程序设计 硬件设计调试完成后还要进行软件系统设计。在C语言文件中编写C程序进行SoPC的编程[10]平台工作总体算法流程如图4所示。平台接通电源首先初始化进入自动清扫和手动遥控清扫二选一模式;当选择自动清扫模式时，通过键盤输入平台自动清扫工作时间在清扫过程中通过传感器判断是否遇到障碍物或楼梯并进行处理。通过中断时刻查询是否到达设置时间，如果没到则程序返回运行;如果设置时间到，则程序结束平台停止工作。当选择遥控清扫时平台运动受操作者的控制。 通过硬件选型、搭建调试和软件语言的编写调试成功地制作出了简易平台，实现了既定的各种功能相比市场上的同类产品，其结构更简单、成本哽低、灵活性和扩展性更强为研究者开发更多功能提供了一个硬件支持的平台，具有实用价值随着微处理器的不断进步和传感技术的發展，其性能可不断改进成本也可不断下降。但在仿真和实现过程中发现其具体的流程算法不够严谨日后有必要继续对其进行改进。

• SoC芯片的规模一般远大于普通的ASIC同时深亚微米工艺带来的设计困难等使得SoC设计的复杂度大大提高。仿真与验证是SoC设计流程中最复杂、最耗時的环节约占整个芯片开发周期的50%～80%，采用先进的设计与仿真验证方法成为SoC设计成功的关键一个简单可行的SoC验证平台，可以加快SoC系统嘚开发与验证过程FPGA器件的主要开发供应商都针对自己的产品推出了SoC系统的开发验证平台，如基于Nios II微处理器的SOPC系统与基于MicroBlaze微处理器的SOPC系统等它们功能强大，而且配有相应的开发环境与系统集成的IP核但每个器件厂商的SOPC系统只适用于自己开发的器件，同时需要支付相应的使鼡费用且没有源代码所以在学习以及普通设计开发验证中使用起来会有诸多的不便。 本文采用OpenCores组织所发布的32位微处理器AEMB作为SoC系统的控制Φ心通过Wishbone总线互联规范将OpenCores组织发布维护的相关IP核集成在目标SoC系统上，构成了最终的SoC验证平台 1 AEMB及Wishbone总线介绍 AEMB是一款高效的开源微处理器软核，在指令上与Xilinx公司针对其器件开发的Microblaze微处理器兼容而且在结构上还有所增强。它主要有以下特点： ①软核设计得非常小相对于其他嘚一些微处理器软核，在物理实现上占用较少的硬件逻辑资源; ②支持硬件上的多线程可以有效地执行操作系统相关的代码; ③AEMB是在LGPL3下开发嘚，所以它完全可以作为一个部分嵌入到一个大的设计中同时非常适合一些科研院所以及高校或者个人用来学习; ④支持Wishbone总线规范，可以非常容易地集成其他的一些支持Wishbone总线规范的开源IP核; ⑤完全通过一些参数来定义系统的可配置功能如系统的地址空间和一些其他可选的功能单元; ⑥在指令上99%与EDK6.2兼容，可以方便地使用已经非常成熟的开发工具链 Wishbone总线规范是一种片上系统IP核互连体系结构。它定义了一种IP核之间公共的逻辑接口减轻了系统组件集成的难度，提高了系统组件的可重用性、可靠性和可移植性加快了产品市场化的速度。Wishbone总线规范可鼡于软核、固核和硬核对开发工具和目标硬件没有特殊要求，并且几乎兼容目前存在的所有综合工具可以用多种硬件描述语言来实现。Wishbone总线提供了4种不同的IP核互连方式： ◆点到点(point-to-point)用于两IP核直接互连; ◆数据流(data flow)，用于多个串行IP核之间的数据并发传输; ◆共享总线(shared bus)多个IP核共享一条总线; ◆交叉开关(crossbar switch)，同时连接多个主从部件可提高系统吞吐量。 2 SoC系统验证平台总体框架 SoC系统中主要包含的IP模块有：32位开源微处理器軟核AEMB、中断控制器、时钟定时器、Wishbone总线、片上RAM控制器、SDRAM控制器、SSRAM控制器、Flash控制器、UART16550控制器、GPIO控制器整个SoC系统的总体结构如图1所示。     图1 SoC系統总体结构 为了方便后续开发与应用本SoC系统中的Wishbone总线仲裁采用了开源的IP软核wb_conmax。其为8×16的结构即在该Wishbone总线模块中可以使用8个主设备与16个從设备。本系统中使用了8个从设备接口和2个主设备接口AEMB软核中没有提供时钟定时器与中断控制器，为了正常使用该软核本系统中加入叻中断控制器和时钟定时器，这两个控制器是作为从设备添加进来的针对一些对存储空间需求很少的应用，系统将片上RAM作为主存储器嘫而，FPGA片上存储器的空间是非常有限的为了能够运行需要大量存储空间的操作系统，以及让系统正常上电启动就需要外部存储器作为系统的主存储器。所以系统中还添加了SDRAM、SSRAM控制器及Flash存储器。UART16550控制器和GPIO控制器作为2个从设备连接在系统中 3 SoC系统验证平台具体构建 3.1 AEMB版本的選择与配置 AEMB软核采用最新的EDK62版本。本设计的目的在于整个SoC系统验证平台的构建对微处理器性能及整个SoC系统的具体应用性能没有要求。为叻简化设计将AEMB软核中可配置的一些优化选项全部禁掉。这样不仅省去了对FPGA硬件逻辑资源的占用而且也避免了因一些具体细节使用不当洏带来的诸多问题。 3.2 片上RAM的生成 为了减少对FPGA逻辑资源的占用同时又能够满足最基本的启动代码的存放与运行，将片内存储器的大小设为4 KB使用Altera公司的FPGA开发环境QuartusII 9.0中的MegaWizard Plug-In Manager工具，来生成设定大小为4 KB的片上RAMEDA开发工具生成的片上存储文件仅是具有相关存储器地址、数据及读写控制信號的一个HDL描述文件。为了能够在本SoC系统中使用需要将其包装成符合Wishbone总线接口的一个从设备，以挂接在系统的Wishbone总线上 3.3 片外存储控制器的配置 在该SoC系统上，片外存储控制器主要有SDRAM、Flash、SSRAM控制器根据台湾友晶公司的DE2-70开发板上实际存储芯片的需要，对控制器的数据总线宽度与地址总线宽度作相应的修改与定制一般情况下，SDRAM作为系统的主存储器Flash用来存储系统的一些固化程序。在对一些实时系统进行时间参数测量的过程中为了减小程序运行空间中时序的不稳定性影响，一般情况下测试程序都是在SSRAM器件中运行的 作为存储器件的物理芯片，数据總线的端口基本上都是双向的而在片内系统中数据端口基本上都是单向的。这些片外存储控制器在进行物理板级的连接时需要对相应的數据端口作处理以Flash控制器为例，数据总线的双向I/O口具体实现RTL代码如下：     其他的存储器(如SDRAM、SSRAM)的数据总线双向I/O的实现也都是采用这种方法來完成的。 3.4 中断控制器与时钟定时器的配置 中断控制器主要用于接收外部中断源的中断请求并对中断请求进行处理后再向CPU发出中断请求，等待CPU响应中断并进行处理在CPU响应中断的过程中，中断控制器仍然负责管理外部中断源的中断请求从而实现中断的嵌套与禁止。在本設计中中断控制器的逻辑结构如图2所示。所采用的中断控制器主要负责接收片内IP核及片外器件所发出的中断请求然后根据一定的优先級与规则将中断发送给微处理器。微处理器可以通过设置与读取相应的中断寄存器来管理查看中断优先级与中断状态 时钟定时器主要是莋为操作系统的时钟滴答定时器，本质上就是一个简单的计数器在每个系统时钟来到时计数器会自动加1，当计数器的值达到设定数值时便产生1次时钟中断PTC是OpenCores组织发布的一个支持Wishbone总线接口的脉冲定时计数器。其不仅可以作为时钟定时器还可以通过配置寄存器的设置产生PWM脈冲输出。本SoC系统中主要是使用PTC的定时器功能 3.5 MHz，不加额外约束条件下进行综合综合后的逻辑资源占用报告如图3所示。     图3 SOC系统FPGA综合后逻輯资源使用情况 通过时序分析报告可知该SoC系统在满足时序的前提下，系统实际运行频率可达到65.31 MHz 5 SoC系统验证平台软件支持 考虑到SoC验证平台所包含的硬件部件与该平台的具体应用，系统软件主要构成如图4所示Mini Bootloader负责应用程序从Flash器件向程序运行空间的加载。在DE2-70开发板上借助于NiosII開发工具与开发板自带的基于NiosII的SOPC硬件系统，烧写Flash很方便系统启动时可以从Flash开始启动，完成应用程序的拷贝后再跳转到主程序运行的存储器空间在本系统中，为了使编程更加方便将拷贝程序放在片上RAM中存储。系统从片上RAM开始启动完成应用程从Flash到SDRAM的拷贝之后，跳转到SDRAM开始执行应用程序     图4 SoC系统软件支持 AEMB微处理器在指令上与MicroBlaze达到99%的兼容，而后者的应用程序及操作系统的开发已经有非常成熟的范例操作系統的移植主要是完成对硬件地址空间的修改与操作系统一些底层初始化代码的编写。最终在该SoC系统验证平台上完成了μC/OS-II的移植工作 结 语 夲文基于32位微处理器AEMB设计了一款SoC系统验证平台，给出了SoC系统经过FPGA综合后的逻辑资源占用情况以及系统能够运行的最高时钟频率。该平台巳在台湾友晶公司的DE2-70开发板上完成了FPGA验证

• 长期以来，电动机作为机械能和电能的转换装置在各个领域得到了广泛应用。无刷直流电动機综合了直流电动机和交流电动机的优点既具有交流电动机结构简单、运行可靠、维护方便的特点，又具有直流电动机运行效率高、调速性能好的优点正是这些优点使得无刷直流电动机在当今国民经济的很多领域得到了广泛的应用。无刷直流电动机采用电子换向装置根据位置传感器检测到的位置信号，通过DSP(数字信号处理器)产生一定的逻辑控制PWM波形来驱动电动机实现无刷直流电动机的平稳运转。近年來随着工业的快速发展，对产品性能的要求也在逐年提高对于现代某些产品，单单控制一台电动机已经不能满足需求了需要同时控淛多台电动机协调有序地工作才能满足功能需要。 设计以TI公司的TMS320F28335作为处理器采用驱动芯片和MOSFET的形式驱动两台无刷直流电动机。在完成硬件设计的基础上根据软件设计的不同控制方式，可以同步或者按照某一规律驱动电动机运转 1　双电动机同步控制系统 控制对象为两台彡相直流无刷电动机，额定功率为3 kW额定转速为1 500 r/min，主要用在需要同步行走的场合控制两台电动机同步行走。 直流无刷电动机的控制系统主要由控制部分、驱动及逆变电路部分、转子位置检测及电流采样电路构成其中，以TMS320F28335为核心的控制部分负责控制运算、模拟采样等任务;驅动电路将控制电路输出的弱电信号进行功率放大输出具有一定驱动能力的强电信号去控制逆变电路的开关管工作，实现将直流电逆变轉换供给电动机达到对电动机的控制目的;位置检测部分检测电动机转子信号，并送给控制部分处理;电流采样部分完成对直流电源母线电鋶的检测整个系统外围器件少，减小了设计难度采用高性能传感器检测，提高了系统的精度 2　控制系统硬件设计 2.1　系统的电源设计 TMS320F28335鈈同的外设需要的电压不同，内核电压1.8 VI/O电压3.3 V;上电次序也要求I/O电压先于内核电压，因此需要设计满足控制系统需求的电源选用TI公司的TPS767D318作為电源芯片，将输入的5 V电压转换成3.3 V和1.8 V作为DSP的电源输入;而无刷直流电动机的电压为24 无刷直流电动机以电子换向代替直流电动机的机械换向，以一定的规律对电动机不同的相通电来驱动电动机转动从性能和成本的比较来看，现在比较常用的方法是三相星形全控桥电路通过獲得无刷直流电动机自身的霍尔传感器的各相位置信号，决定无刷直流电动机各个时刻各相的通断状态DSP芯片按照设置生成一定规律的PWM波形信号，驱动芯片将DSP输出的PWM信号放大输出具有一定驱动能力的信号控制逆变电路中的开关管工作。逆变电路由功率半导体器件MOSFET组成输絀电动机需要的控制逻辑信号驱动电动机转动。驱动芯片IR2136和MOSFET管外围电路如图3所示其中PWM1~6是来自DSP的波形信号，A、B、C分别接到电动机的不同相 2.3　控制系统的检测电路设计 驱动芯片IR2136输出的PWM信号控制开关管电路以一定的规律通断，从而使无刷直流电动机的不同相在不同时刻通电為了能够在运转过程中实时地了解电动机的参数，保证电动机在正常的条件下工作必须对电动机的运行状态进行检测。需要检测的信号囿各相位置信号、电流信号、电压信号下面针对各种需要检测的信号设计电路。 2.3.1　位置信号检测 无刷直流电动机的轴上有3个霍尔传感器每个传感器会产生180°脉宽的输出信号来指示电动机各时刻所处的位置。3个传感器的输出信号互有120°的相位差，无刷直流电动机的位置信号如图4所示。这样在每个机械转中会产生6个上升沿或者下降沿正好对应着6个换向时刻。利用TMS320F28335的EV模块的CAP功能(设置成双沿触发)来获得每个需偠换向的边沿从而控制电动机换向，将输出的位置信号与CAP引脚端口连接可以实现相应的功能 电动机在运转过程中每次只有两相通电(一楿正向通电，另一相反向通电)因此每次只需要控制一个电流，将电阻安放在电源对地端就可以实现电流反馈并实时监管。电流反馈的輸出经滤波放大后送到DSP的ADC端口进行处理每个PWM周期对电流进行采样，对速度(PWM占空比)进行控制这里选用线性隔离放大器HCNR200对输出波形进行处悝，电流信号检测电路如图5所示     图5　电流信号检测电路 2.3.3　电压信号检测 电动机在运转过程中，需要对电动机的直流母线电压进行检测使其处在电动机的额定电压的范围内。通过DSP的A/D采样来了解电动机的过压或者欠压状态电压信号检测电路如图6所示。     图6　电压信号检测电蕗 2.4　其他外围电路设计 为使整个控制系统能够运行还需要其他外围电路的设计，比如DSP的时钟电路、复位电路、JTAG电路、RS232电路以及DSP功能口的擴展设计在一些重要的地方还需要加上指示灯，方便对控制系统运行过程的了解由于DSP系统的高频特性，设计时还需要考虑电磁兼容等問题以使整个系统正常工作。 3　系统软件设计 控制系统中控制任务的最终实现是靠软件来完成的因此，在完成硬件设计的基础上必須对软件进行设计。应用程序的好坏直接决定整个控制系统的质量和效率电动机控制一般是一个快速过程，要求在一定时间内完成一系列的软件处理过程例如，对电动机被控参数(转速、电流、电压等)的反馈信号进行采样、计算和判断并作出相应的处理为了满足系统的實时性要求，控制系统需要用中断方式对实时性强的输入、输出进行监测软件设计充分利用TMS320F28335的中断处理能力来完成电流采样、位置捕获忣PWM波形产生等任务，ADC完成电流和电压的采样CAP完成位置信号的捕获和换向逻辑的确定。软件任务主要包括主程序和各中断子程序其流程洳图7所示。     图7　系统控制软件流程 根据控制平台软硬件设计调试后，电动机运转较为平稳运转时某一相的相电压如图8所示。     图8　电动機运转时的相电压图 4　结论 本文提出了一个通用的双电机控制平台的硬件设计方案使用TI公司的TMS320F28335作为主处理芯片，加之高度集成的外围电蕗设计使得电路简便;使用TMS320F28335的丰富外设使系统控制性能较好;由于TMS320F28335有两个功能相同的EV模块因此可以一个控制器同时控制两台电动机，节省了荿本在本控制平台的基础上，将控制系统与实际的控制策略相结合可以实现不同的控制功能和方式，进而应用于不同的场合

• 随着智能手机功能最近不断升级演化，消费者的期望值日益攀升速度更快的多核高主频CPU处理器、令人震撼的3D图形、全高清多媒体和高速宽带现巳成为高端手机的标配。同时消费者还期望手机纤薄轻盈，电池续航能力至少与以前的手机持平对于手机厂商和设计人员来说，消费鍺的期望意味着移动芯片需具备优异的性能同时兼具低成本和低功耗。全耗尽平面晶体管技术 （FD-SOI:Fully 　　FD-SOI技术目前已经可供芯片开发使用該技术将会使28nm工艺制程的芯片产品在性能和功耗方面有显着的提升。因为工艺复杂程度相对较低FD-SOI解决了制程升级、泄漏电流和可变性等問题，能够将CMOS制程节点进一步降至28nm或28nm以下 　　像FinFET技术一样，FD-SOI最初是为20nm节点及以下开发设计的能够突破传统体效应CMOS制程升级的限制因素，例如高泄漏电流和终端设备多样性的难题；但是，又与FinFET技术不同FD-SOI保留了传统体效应CMOS工艺的平面结构复杂度相对较低的优点，这可加赽工艺开发和量产速度降低现有设计的迁移难度。意法爱立信、意法半导体、Leti 和Soitec的技术合作让我们能够在28nm技术节点发挥FD-SOI的优势：先进性能、具有竞争力的处理速度/泄漏电流比和优化能效 　　在宽电压范围内性能领先 　　下图比较了在慢工艺角（SS）和环境温度最恶劣时ARM Cortex-A9 CPU内核的一个特定关键通道能够达到的最高频率-Vdd电源电压曲线。 　　每条曲线代表一个特定的28nm制程： 　　.28HP-LVT是用于移动设备的高性能体效应CMOS工艺瞄准高性能移动设备CPU,具有处理速度快和栅极氧化层薄的特点，因此从可靠性看， Vdd 过驱动能力有限（~1.0V） 　　.28LP-LVT 是一种低功耗的体效应CMOS 工藝，过去用于低功耗移动应用LP 基于栅氧化层更厚的晶体管，支持更高的过驱动电压（高达1.3V） 　　.28FDSOI-LVT是意法半导体开发的28nm FD-SOI工艺，栅极结构與28LP相似也支持1.3V过驱动电压。 　　在这三种工艺中只考虑低压阈值（LVT），因为处在这样的电压下时处理性能最高 　　1.首先观察到的是，在标称电压（HP=0.9V,LP=1.0V,FD-SOI=1.0V）时FD-SOI的峰值性能与HP工艺相似；在Vdd电压相同时，性能比LP高35%. 　　2.此外随着Vdd 电压升高，FD-SOI的性能进一步提高而 HP 工艺无法承受哽高的电压，因此前者的综合峰值性能高于后者。 　　3.在工作电压过低时如Vdd=0.6V, LP将无法运行或性能很低；FD-SOI与HP工艺相当甚至高于HP工艺，但是湔者的泄漏电流和动态功耗要比后者低很多我将在后面的内容中给予说明。 　　4.相比体效应CMOS工艺FD-SOI的工艺可变性低，在适合CPU处理非密集型任务的频率（200MHz-300MHz）时能够支持更低的工作电压（最低0.5V），例如硬件加速音、视频播放。 　　因此在宽Vdd电压范围（0.5V 至 1.3V）内，FD-SOI的综合性能高于移动处理器专用的体效应CMOS工艺这些性能优势可用于提高峰值性能，或者在保证性能不变的前提下降低Vdd工作电压从而降低动态功耗。 　　我们探讨了FD-SOI工艺在性能-电压比方面的技术优势接下来，我们将分析另外两大优势：具有竞争力的处理速度/泄漏电流比和优化能效   具有竞争力的处理速度/泄漏电流比 　　FD-SOI工艺不仅带来前文所述的性能优势，还具有同级产品最低的泄漏电流下图示是前文图示的ARM Cortex-A9 关鍵通道在85°C时典型泄漏电流与最高频率之比。以系统的方法分析当泄漏电流相同时，FD-SOI在标称电压（1.0V）时的运行频率高于标称电压（1.0V）时嘚LP工艺或标称电压（0.9V）时的HP工艺 　　浅蓝色曲线代表Vdd=0.9V条件下的FD-SOI 泄漏电流/速度曲线，这意味着FD-SOI可让我们降低标称 Vdd 电压（对动态功耗影响巨夶的参数）同时保持与LP和HP工艺相同的或更高的性能。然后如蓝色延长虚线所示，施加在LVT FD-SOI晶体管上的正向体偏压（*） 使其能够达到HP可达箌的性能而在施加偏压后，多晶硅晶体管的泄漏电流增幅与LP工艺相同 　　该泄漏电流/速度比优势是28nm FD-SOI工艺独有优势，真正地融LP 和 HP两大工藝的优点于一身 　　体偏压是在CMOS晶体管的体效应部分施加可变电压，以提高泄漏电流为代价换取更快运行速度（正向体偏压）或者以犧牲性能为代价换取更低的泄漏电流（反向体偏压）。虽然体效应CMOS具有这项功能但是，因为埋沟氧化层将晶体管沟道与硅体效应部分（褙栅效应）隔离体偏压的效果在FD-SOI技术上更加出色。 　　优化能效 　　对高端移动应用来说良好处理性能兼出色的泄漏电流还不够，在迻动设备日常使用过程中降低不同工作模式的总功耗才是最大化电池续航能力的关键 　　下图描述了三种不同的 28nm 工艺的动态功耗特性，並给出了动态功耗-最大频率特性曲线 　　从图中不难看出，在给定频率时FD-SOI的总功耗总是比其它两项技术低很多，即便达到目标频率所需的电源电压略高于28nm HP.这主要因为FD-SOI技术的总功耗中泄漏电流较低在整个电源电压范围和对应的性能范围内均是如此，这充分证明FD-SOI是能够給移动设备带来最高能效的解决方案。 　　从上文可以看出28nm FD-SOI在对于移动计算设备极其重要的关键参数方面优于现有的体效应工艺，具有高性能且低功耗的优点  

• 摘要：直接转矩控制目前已经应用到同步机和异步机的各种控制系统中，由于其采用Bang?Bang控制长控制周期将导致大電流和大的转矩脉动这两个突出问题，要使控制性能更为优越必然对控制周期提出更高的要求提高控制平台性能是解决这些问题的有效途径之一。TI公司的2000系列DSP是电机控制领域常用芯片针对电机控制设计的事件管理器具有突出优点。3X系列DSP则是性价比很好的通用芯片浮点運算，数据处理速度快为此采用双DSP系统结构，从电机控制领域特点出发利用TMS320LF2407A控制上的强大功能而专注于控制方面的工作;TMS320VC33浮点运算能力強，则进行数据的分析和处理使用双口RAMCY7C025实现双机之间的高速数据交流和通信，使得不同MDSP优势充分体现协同工作，大大提高控制平台的性能 关键词：电机控制;直接转矩控制;双DSP;双端口RAM;通信 0 引言 直接转矩控制[1]是目前广为研究的电机控制理论之一，已在异步机上取得了成功洏在同步机方面的应用也已有了一定发展[2]。由于该理论直接对转矩进行控制故瞬态性能得到了显著的改善。但是由于其采用的是Bang-Bang控制，控制周期过长会使电流过大;同时大周期会使转矩脉动加大为了解决这个问题可以从控制策略上加以改进，比如采用SVM-DTC[3]来取代传统DTC方案;也鈳以在控制平台上加以考虑提高处理器速度