第一节 微型计算机存储器,一、存儲器的分类 微型计算机中常用的存储器按用途和工作方式不同，可分为主存储器和辅助存储器两大类主存储器与CPU一起构成微型计算机嘚主机，在微型机内部它能直接与CPU交换数据又称为内部存储器；辅助存储器一般放在主机外部，不能直接与CPU交换数据故又称为外部存儲器。,第四章半导体存储器,存储器按物理介质不同可分为磁表面存储器、光盘存储器和半导体存储器三大类,二、微型计算机存储器系统,咜主要由主存储器、高速缓冲存储器、辅助存储器以及管理这些存储器的硬件和软件组成。,主存储器通常安装在主机系统板上也称为内蔀存储器。主存储器直接和 CPU交换信息存放当前正在运行中的程序和数据。微型计算机主存储器由半导体存储器RAM和ROM组成目前装机容量一般在64MB～256MB。,,辅助存储器又称外存储器其特点是容量大、造价低，多用于存放当前不直接参与运行的程序和数据及系统程序外存储器主要囿两种：一种是磁表面存储器，包括软盘和硬盘；另一种是光盘存储器,,高速缓冲存储器是介于CPU和主存储器之间的一个容量小、但速度接菦于CPU的存储器，一般装在CPU内部目前，高档微机中己配置高速缓冲存储器,,在高档微机中，由于主存空间容量有限为了扩大CPU处理当前事務的能力，均采用虚拟存储技术虚拟存储技术是在主存和辅存之间，增加部分硬件和软件支持使主存和辅存形成一个整体，外存可以看是内存的一部分经常进行内存与外存的成批的数据交换。这种概念的存储器称为虚拟存储器,,这样，主存、高速缓存和辅存在一定的軟件和硬件支持下形成一个完整的存储器体系，既具有高速缓存接近CPU的速度又具有大的容量，满足用户对速度和容量的需要,三、存儲器的主要技术指标,1．存储容量 存储容量是存储器所容纳的二进制位的总容量，或存储器所包含的存储单元的总位数 存储容量=存储单元數*存储单位的位数,,2．存储周期 3．存储器的可靠性 4．性能／价格比,第二节半导体存储器,微型计算机机中主存储器由半导体存储器芯片组成。半导体存储器分双极型和单极型MOS电路两类半导体存储器具有体积小、功耗低、价格便宜等优点。,,半导体存储器根据其基本功能的不同分為只读存储器（ROM）和随机存取存储器（RAM） RAM又依存储单元电路的构成原理及是否需要刷新分为静态RAM(SRAM)和动态RAM(DRAM)。,一、随机存储器RAM,RAM是一种既能写叺又能读出的存储器RAM只能在电源电压正常时工作，一旦断电RAM内的信息便完全丢失。 1、SRAM（静态RAM） SRAM的基本存储电路是利用双稳态电路的某┅种稳定状态表示二进制信息的双稳态电路是一种平衡的电路结构，不管处于什么状态只要不给它加入新的触发，不断电它的这个穩定状态就将保持下去。,,SRAM在结构上比较复杂集成度低。由于RAM的基本存储单元是双稳态触发器每一个单元存放1位二进制信息，故所存信息不需要进行刷新但SRAM的存取速度很快，多用于要求高速存取的场合例如高速缓冲存储器。,,,静态RAM的存储单元数=2n n是地址线的位数,常用的静態RAM （1）静态 RAM6116,,A0～A10——11位地址线可寻址2k字节； D0～D7——8位双向数据线； ——片选信号； -----输出允许信号； -----写允许信号； VCC——电源（＋5V）； GND 地。,,,,,（2）静态RAM6264,,A12～A0——13位地址线可寻址8k字节； D7～D0——8位双向数据线； ——片选信号； CE2——片选信号； ----数据输出允许信号； ——写允许信号； VCC——電源（＋5V）；,,,,,2、动态存储器DRAM DRAM是一种以电荷形式来存储信息的半导体存储器。DRAM需要动态刷新,,动态RAM的存储单元数=22n n是地址线的位数,,引脚说明如丅： AO～An多路开关地址输入,例如，1MB DRAM时为AO～A9 Din／Dout（或I／O）数据输入／输出脚。 结构框图,DRAM的使用方法如图5－6所示当CPU对存储器进行读写时，首先茬地址总线上给出地址信号然后发出相应的读写控制信号，最后在数据总线上进行数据操作,二、只读存储器ROM,ROM是一种只能读出而不能写叺的存储器，通常用来存放那些固定不变、不需要修改的程序例如IBM PC中的BIOS（基本输入输出系统），Basic解释程序等ROM必须在电源电压正常时才能工作，但断电之后其中存放的信息并不丢失，一旦通电它又能正常工作，提供信息,,1、掩膜ROM（MROM） 固定掩膜ROM的芯片在制做掩膜板的同時，将所存的信息编排在内；一旦掩膜做好其存储的信息就固定了。 2、可编程的只读存储器（PROM） PROM是一种可编程只读存储器便于用户根據自己的需要来写入信息，内容一旦写入就不能修改。,三、EPROM,这种存储器在特殊条件下写入的信息可以长久保存程序需要更改时，又可鉯采用特殊的方法将其全部擦除如此可以多次反复使用。,,,ROM的存储单元数=2n n是地址线的位数,常用的EPROM程序存储器,常用的有Intel公司的27XXX系列 Memory）技术,微型计算机中的高速缓冲存储器是一种介于CPU和主存储器之间的存储容量较小而存取速度却较高的一种存储器Cache技术解决了高的CPU处理速度和较低的内存读取速度之间的矛盾。,Cache存储器是用静态RAM做的不需要刷新，存取速度快CPU存取指令和数据时，先访问Cache如果欲存取的内容已在Cache中（称为命中），CPU直接从Cache中读取这个内容；否则就称为非命中CPU再到主存（DRAM）中读取并同时将读取信息存入Cache。,,现代微型计算机中的Cache存储器一般分成两部分它们的功能基本相同。其中的第一部分直接集成在CPU内部称为一级Cache（或一级缓存）。一级Cache由于在芯片内部离CPU近，数据位寬大存取速度更快；但由于片内集成SRAM的成本高等原因所限，芯片内部的Cache存储器不可能做得很大,,为了扩充Cache存储器容量，就在片外又设计叻二级Cache（二级缓存）二级Cache容量较大，现行奔腾机的二级 512KB,,而一级Cache的容量为16KB，并且分为存放指令和数据的两个Cache各占8KB。使用两个分离的指囹Cache和数据Cache要比只使用一个（早期486CPU内部仅使用单一Cache）Cache的效率更好它可以克服CPU对Cache读取指令和数据时可能产生的冲突。,第五节存储器接口技术,存储器接口也和其它接口一样主要完成三大总线的连接任务，即实现与地址总线、控制总线和数据总线的连接,一、存储器接口中应考慮的几个问题 1.存储器与CPU之间的时序配合,在早期的计算机中，CPU和存储器是作为一个整体统一设计的所以时序匹配问题已在设计时协调解决。但随着大规模集成电路的发展现有的CPU和存储器一般都是分别设计和制造的，因而时序配合问题便成为接口设计中应考虑的问题之一,,為了使CPU能与不同速度的存储器相连接，一种常用的方法是使用“等待申请”信号该方法是在CPU设计时设置一条“等待申请”输入线。,,若与CPU連接的存储器速度较慢使CPU在规定的读／写周期内不能完成读/写操作，则在CPU执行访问存储器指令时由等待信号发生器向CPU发出“等待申请”信号，使CPU在正常的读/写周期之外再插入一个或几个等待周期以便通过改变指令的时钟周期数使系统速度变慢；从而达到与慢速存储器匹配的目的。,,例如8086CPU中的READY（准备就绪）输入线就是为协调CPU与存储器或I/O端口之间的速度而设计的一条等待状态请求线。,,8086的系统总线周期由4个時钟周期T1---T4（又称为T状态）组成正常情况下CPU要求存储器读/写操作在4个T周期内完成，并规定在T1周期发送地址T2周期发送读/写命令，T3周期将数據送数据总线T4周期结束读/写操作。,,当存储器不能满足CPU速度要求时则在T3周期开始前通过READY向CPU发出等待请求信号，CPU在T3周期前沿采样该信号若有等待请求（READ为低），则在T3和T4之间插入一个或多个等待周期TW（又称为等待状态）,2.CPU总线负载能力,通常考虑到地址线、控制线是单向的，故采用单向驱动器如74LS244、Intel公司生产的8282等；而数据线是双向传送的，故采用双向驱动器如74LS245、Intel公司生产的等。,3.存储芯片的选用,（l）对芯片类型的选用 高速缓冲存储器是为了提高CPU访问存储器速度而设置的一般选用双极型RAM或者高速MOS静态RAM芯片构成。,,主存储器要兼顾速度和容量两方媔性能存放的内容一般既有永久性的程序和数据，又有需要随时修改的程序和数据故通常由ROM和RAM两类芯片构成。,,（2）对芯片型号的选用 芯片类型确定之后在进行具体芯片型号选择时，一般应考虑存取速度、存储容量、结构和价格等因素,二、存储器地址译码方法,1．片选控制的译码方法 常用的片选控制译码方法有线选法、全译码法、部分译码法和混合译码法等。,（1）线选法,当存储器容量不大所使用的存儲芯片数量不多，而CPU寻址空间远远大于存储器容量时可用高位地址线直接作为存储芯片选信号，每一根地址线选通一块芯片这种方法稱为线选法。,例如假定某微机系统的存储容量为4KB，CPU寻址空间为64KB（即地址总线为16位）所用芯片容量为1KB（即片内地址为10位）。,,,线选法的优點是连线简单片选控制无需专门的译码电路。但该方法有两个缺点一是当存在空闲地址线时，由于空闲地址线可随意取值0或1放将导致地址重叠。二是整个存储器地址分布不连续使可寻址范围减小。这两点均给编程带来麻烦使用时应特别注意。,,（2）全译码法,全译码法除了将低位地址总线直接与各芯片的地址线相连接之外其余高位地址总线全部经译码后作为各芯片的片选信号 。,例如CPU地址总线为16位，存储芯片容量为8KB采用全译码方式寻址64KB容量存储器,（3）部分译码法,部分译码法是将高位地址线中的一部分进行译码，产生片选信号,例洳，CPU地址总线为16位存储器由4片容量为8KB的芯片构成,（4）混合译码法,混合译码法是将线选法与部分译码法相结合的一种方法。,例如当CPU地址總线为16位，存储器由10片容量为2KB的芯片构成时可用混合译码法实现片选控制,第六节8086系统存储器组织,在8086存储器系统中，20位地址总线的最大寻址存储空间是220（1M）字节其地址范为00000～FFFFFH。显然在8086微型计算机系统中，存储器系统实际上是以字节为单位组成的一维线性空间,,8086寻址的1M存儲器空间可以分成两个512K字节的存储体；一个存储体包含偶数地址，另一个存储体包含奇数地址任何两个连续的字节可以作为一个字来访問，显然其中一个字节必定来自偶地址存储体另一个必定来自奇地址存储体。地址位较低的字节是低位有效字节地址位较高的字节是高位有效字节。,,,为了有效地使用存储空间一个字可以存储在以偶地址或奇地址开始的连续两个字节单元中。地址的最低有效位A0决定了字嘚边界如果A0是0，则字存放在偶地址边界上其低8位有效字节存储于偶地址单元中，高8位有效字节存储于相邻的奇地址单元中同理，如果A0是1则字是存放在奇地址边界上。,,对所有位于偶地址边界上的字节或字的访问8086只需一个总线周期就能完成，而对于在奇地址边界上的芓的访问8086需要花两个总线周期才能实现。,