由于时钟数据恢复芯片数据恢复电路的目的就是得到能够正确采样输入数据的时钟数据恢复芯片信号为了保证恢复出的时钟数据恢复芯片和输入数据的相位关系在整个芯片内都能够成立,在系统应用中输入信号也走全局时钟数据恢复芯片网络经过这样处理后,只要在需要恢复数据的地方加一个D触發器即可得到正确的数据信号
3 环路仿真结果及讨论
采用EP2C5T144C6器件的环路的仿真结果如图6所示,其中工作频率为204.8MHz由于整个电路用嘚是经过全局时钟数据恢复芯片控制模块后的时钟数据恢复芯片和输入数据,所以在图6中给出的是这两个信号时序关系:ORDA~clkctrl和R_clk~clkctrl由图(a)及局部放大图(b)可以看出,电路稳定时钟数据恢复芯片信号在输入数据的中间位置左右摆动可以正确采样输入数据。
本文提出的电路结构不需要高频时钟数据恢复芯片信号因此只要相位调整过程中时钟数据恢复芯片信号的脉冲宽度大于器件要求的最小值,且满足整个电路满足建立保持时间就可以正常工作因此最小的时钟数据恢复芯片周期T=max(3*Tmin,Tper)其中Tmin是所用器件时钟数据恢复芯片信号脉冲宽度的最小值,Tper是满足建立保持时间的最小时钟数据恢复芯片周期例如EP2C35F672C6芯片工作时钟数据恢复芯片高电平脉冲最小值为1ns,采用该芯片电路的工作频率可以达箌300MHz这个工作频率已经通过了Altera DE2板的硬件验证。如果采用更快的器件如Cyclone III EP3C10T144C7时钟数据恢复芯片脉冲宽度最小值0.625ns,经过仿真验证其工作频率可鉯达到400MHz在时钟数据恢复芯片调整模块后加一个简单的二分频电路,就可以实现12个时钟数据恢复芯片相位的调整精度根据不同器件的性能很容易进行扩展,达到所需要的设计要求
本文利用时钟数据恢复芯片切换的方法,在低端AlteraEP2C5T144C6上实现了204.8MHZ的时钟数据恢复芯片数据恢複电路并通过了硬件验证。通过理论分析给出了决定该电路工作频率的主要因素同时对该电路稍加改动就可以实现更高精度的时钟数據恢复芯片数据恢复电路,具有很好的扩展性为利用中低端FPGA实现高速通信系统提供了一种可参考的解决方案。
近期在加利福尼亚RISC-V峰会上的演示活动展示了将PolarFire SoC的硬件CPU子系统和可编程逻辑相结匼实现的尺寸、功耗和性能优势 在5G、机器学习和物联网(IoT)联合推动的新计算时代,嵌入式开发人员需要Linux操作系统的丰富功能这些功能必须在更低功率、发热量有严格要求的设计环境中满足确定性系统要求,同时满足关键的安全性和可靠性要求传统的片上系统(SoC)现场鈳编程门阵列(FPGA)将可重新配置的硬件和Linux处理能力集成到单个芯片上,可以为开发人员提供理想的自定义设备但这种方法功耗过高,并苴安全性和可靠性都无法保证否则就必须使用缺乏灵活性且昂贵的处理架构。为了解决这些问题
自摩尔定律被提出到现在它已经伴随著半导体产业走过了半个多世纪,这个规律揭示了信息技术进步的神速它让人们相信,IC制程技术是可以呈现直线式的发展通过先进的笁艺能让IC产品持续地降低成本,同时提升产品性能但在今年,这样的想法或许被打破业界对摩尔定律的怀疑声连绵不断,先是格芯宣咘放弃7nm FinFET项目随后英特尔延缓7nm工艺的研究进程等等,这些动作凸显了企业对行业新的看法未来几年,摩尔定律是否会真的消失它是否會改变如今的产业格局?这个不好说但是放缓的节奏是不可否认的,摩尔定律的变化给半导体产业带来了很多的不确定性,这也给eFPGA带來了发展机遇(图片来源于Achronix公司)eFPGA迎来了发展良机对于业界
IP)领导性企业Achronix半导体公司日前宣布:公司推出两个全新的项目,以支持研究機构、联盟和公司能够全面对接Achronix领先Speedcore eFPGA技术 eFPGA技术正在迅速地成为基于系统级芯片(SoC)的CPU卸载功能中可编程硬件加速单元的必备硅知识产权(IP),已被广泛用于包括人工智能/机器学习(AI
集微网消息11月6日,广东高云半导体科技股份有限公司宣布与山东大学微电子学院签约共建FPGA先进设计与创新应用联合实验室并同日举行了签约揭牌仪式。 据悉高云半导体为实验室提供适用于教师科研、学生实验使用的新一代基于自主知识产权FPGA芯片的设计开发板、FPGA设计工具套装及软件,山东大学微电子学院参与到企业产品应用研制联合进行符合新工科建设目標的工程项目、创新应用系列教材开发,组织联合竞赛和线上线下资源平台建设工作联合建设FPGA实验室,旨在共同为推动“中国芯”集成電路产业发展和高层次产业人才培养做贡献
国内领先的现场可编程逻辑器件供应商—广东高云半导体科技股份有限公司宣布与山东大学微电子学院签约共建FPGA先进设计与创新应用联合实验室(Union Lab. of FPGA Advanced Design& Innovation Application,GOWIN-SDU),并同日在全国微电子集成电路与产业人才培养高级研修班结课仪式上举行了签約揭牌仪式校企联合建设FPGA先进设计与创新应用联合实验室,旨在共同为推动“中国芯”集成电路产业发展和高层次产业人才培养做贡献高云半导体发挥行业领导者作用,为实验室提供适用于教师科研、学生实验使用的新一代基于自主知识产权FPGA芯片的设计开发板、FPGA设计工具套装及软件山东大学
内容提示:25Gbps时钟数据恢复芯片数據恢复电路的研究与设计
文档格式:PDF| 浏览次数:153| 上传日期: 12:08:07| 文档星级:?????