DAC38J82IAAVR现货库存|原厂直供-【硬之城】
【深圳】DAC38J82IAAVR现货库存|原厂直供-【硬之城】
本信息是硬之城元器件交易网()关于的详细介绍，欢迎您阅读和点评，您还可以随时咨询哦！
所在地区：
所属行业：
商家认证：
样品图片：
联系电话：
公司地址：
热门标签：
查询网址硬之城元器件交易网：【订元器件，上硬之城！ 电子元器件在线订购商城。原厂、代理入驻，直接对接终端工厂】【DAC38J82IAAVR现货库存|原厂直供-【硬之城】联系方式：李先生 手机： QQ： Email：】里打算“扯到哪算哪”，把一些常见的概念列举出来，抛砖引玉，然后看看效果如何。&&Rx Sensitivity(接收灵敏度)&&接收灵敏......
该公司其它产品
价 格：面议
价 格：面议
价 格：面议
价 格：面议
价 格：面议
买家还在看
￥8699元/台
￥8699元/台
￥8699元/台
￥30元/平方米
￥360元/件
￥8699元/台
￥8699元/台
￥8699元/台
￥8699元/台
￥8699元/台
￥8699元/台
本页是硬之城元器件交易网在深圳站电子网提供的信息，没找到您想要的？
同城推荐产品
| 价 格：1元/件
| 价 格：1元/件
| 价 格：500元 个
| 价 格：面议
勤友热搜词DAC37J82 评估模块
DAC3XJ8XEVM 评估模块 (EVM) 旨在评估 DAC3XJ8X 系列的高速 JESD204B 接口 DAC（、、、）。此 EVM 包括板载时钟解决方案 ()、变压器耦合输出、全功率解决方案以及方便易用的软件 GUI 和 USB 接口。
根据设计，DAC3XJ8XEVM 可与德州仪器 (TI) 的 JESD204B 信号发生器卡
无缝配合，通过高速数据转换器专业软件 (HSDCPro) 工具进行高速数据转换器评估。DAC3XJ8XEVM 的另一设计目标是与主要 FPGA 供应商提供的带 FMC 接口的许多开发套件结合使用。
全面测试 DAC3XJ8X 系列的高速 JESD204B 接口 DAC
变压器耦合式信号路径实现对 DAC3XJ8X 输出进行直接的性能测试
使用板载 LMK04828 JESD204B 时钟解决方案进行时钟生成、抖动清除或分配，从而简化测试
简单直观的软件 GUI 减少了设置时间，实现了对器件特性的全面掌控
适合与 TI 的 TSW14J56 JESD204B 信号采集及生成工具结合使用
通过 FMC 接口可将 DAC3XJ8XEVM 与主要 FPGA 供应商的许多开发套件结合使用
用户指南&(1)
下载最新英文版本
2016年 4月 28日
更多文献资料&(1)
下载最新英文版本
2014年 12月 2日
DAC3XJ8XEVM Software
(ZIP, 181470KB)
&&554&次点击,
2014年 11月 18日(英文內容)
设计套件与评估模块&(1)
TSW14J56EVM 评估模块&
TSW14J56EVM&
评估模块和开发板&
TI 器件&(1)
双通道、16 位、1.6/2.5 GSPS 数模转换器&
数模转换器&
支持与培训
德州仪器在线技术支持社区 ()
作为my.TI的用户，您可以登陆向TI工程师寻求技术支持，并与业内同行交流或分享设计经验和心得。
由TI和其社区用户提供的内容仅符合当时状况，不视为TI的标准说明。请详见。DAC37J82 Evaluation Module
Description
&The DAC3XJ8XEVM is an evaluation module (EVM) designed to evaluate the DAC3XJ8X family of high-speed, JESD204B interface DACs (, , , ). The EVM includes an onboard clocking solution (), transformer coupled outputs, full power solution, and easy-to-use software GUI and USB interface.
The DAC3XJ8XEVM is designed to work seamlessly with the , Texas Instruments& JESD204B pattern generator card, through the High Speed Data Converter Pro (HSDCPro) software tool for high-speed data converter evaluation. The DAC3XJ8XEVM was also designed to work with many of the development kits from leading FPGA vendors that contain an FMC connector.
Allows comprehensive testing of the DAC3XJ8X family of high-speed, JESD204B interface DACs
Transformer-coupled signal path enables direct performance testing of the DAC3XJ8X outputs
Simplified testing using the onboard LMK04828 JESD204B clocking solution for clock generation, jitter cleaning, or distribution
Easy and intuitive software GUI reduces setup time and provides full access to device features
Designed for use with TI&s TSW14J56 JESD204B pattern capture and generation tool
FMC connector enables use of the DAC3XJ8XEVM with many of the leading FPGA vendor&s development kits
User guides&(1)
28 Apr 2016
More literature&(1)
02 Dec 2014
Related Products
Software&(1)
DAC3XJ8XEVM Software (Rev. A)
(ZIP, 181470KB)
&&554&views,
18 Nov 2014
Design Kits & Evaluation Modules&(1)
Part Number
TSW14J56EVM Evaluation Module&
TSW14J56EVM&
Evaluation Modules & Boards&
TI Devices&(1)
Part Number
Product Family
Dual-Channel, 16-Bit, 1.6-GSPS, 1x-16x Interpolating Digital-to-Analog Converter (DAC)&
Digital to Analog Converter&
Support & Training
TI E2E™ community
As a member of you can join the
where you can ask questions, share ideas and collaborate with fellow engineers and TI experts
Contents are provided "AS IS" by the respective TI and Community contributors and do not constitute TI specifications. See.
Engage in the CommunityDAC5681 | 高速 DAC (>10MSPS) | 数模转换器 | 描述与参数
10MSPS), 数据转换器, 数据转换器, semiconductors, analog" />
10MSPS)" />
(正在供货)
16 位 1.0GSPS 数模转换器 (DAC)
&(英文內容)
In English
日本語表示
相关终端应用
The DAC5681 is a 16-bit 1.0 GSPS digital-to-analog converter (DAC) with wideband LVDS data input and internal voltage reference. The DAC5681 offers superior linearity and noise performance.
The DAC5681 integrates a wideband LVDS port with on-chip termination, providing full 1.0 GSPS data transfer into the DAC and lower EMI than traditional CMOS data interfaces. An on-chip delay lock loop (DLL) simplifies LVDS interfacing by providing skew control for the LVDS input data clock.
The current-steering architecture of the DAC5681 consists of a segmented array of current sinking switches directing up to 20mA of full-scale current to complementary output nodes. An accurate on-chip voltage reference is temperature-compensated and delivers a stable 1.2-V reference voltage. Optionally, an external reference may be used.
The DAC5681 is characterized for operation over the industrial temperature range of &40&C to 85&C and is available in a 64-pin QFN package. The device is pin upgradeable to the other members of the family: the DAC5681Z and DAC5682Z. The single-channel DAC5681Z and dual-channel DAC5682Z both provide optional 2x/4x interpolation and a clock multiplying PLL.
16-Bit Digital-to-Analog Converter (DAC) 1.0 GSPS Update Rate 16-Bit Wideband Input LVDS Data Bus
8 Sample Input FIFO On-Chip Delay Lock Loop High Performance 73 dBc ACLR WCDMA TM1 at 180 MHz On Chip 1.2 V Reference Differential Scalable Output: 2 to 20 mA Package: 64-Pin 9 & 9 mm QFN
查看更多内容
Resolution
Sample / Update Rate
DAC: Channels
Supply Voltage(s)
Power Consumption
Operating Temperature Range
Package Group
Package Size: mm2:W x L (PKG)
Approx. Price (US$)
Interpolation
Architecture
Output Range Max.
Output Range Min.
Output Type
Reference: Type
Parallel LVDS&
Parallel LVDS&
Parallel LVDS&
-40 to 85&
-40 to 85&
-40 to 85&
64VQFN: 81 mm2: 9 x 9(VQFN)&
64VQFN: 81 mm2: 9 x 9(VQFN)&
64VQFN: 81 mm2: 9 x 9(VQFN)&
27.50 | 1ku&
30.95 | 1ku&
38.66 | 1ku&
Current Sink&
Current Sink&
Current Sink&
Differential&
Differential&
Differential&DAC39J82 | 高速 DAC (>10MSPS) | 数模转换器 | 在线数据表
10MSPS), 数据转换器, 数据转换器, semiconductors, analog" />
10MSPS)" />
(正在供货)
双通道 16 位 2.8 GSPS 数模转换器
In English
日本語表示