原标题：如何在电压控制电路中使用FET
LIS公司生产各种FET（场效应晶体管）特别值得一提的是他们有各种匹配双器件产品，这种匹配器件封装有其独特优势例如，如果您在設计一个双声道立体声音频产品那么在同一个封装中包含两个或四个器件就可以使两个音频通道匹配更加紧密。
本文将探讨如何在电压控制电路中使用FET分四部分连载，重点介绍几种FET的使用方法：
- FET用作电压控制放大器和有源混频器；
- FET用作压控移相器来处理音乐；
- FET用作压控帶通滤波器
我们还将探讨减少非线性或失真并自动偏置FET的方法。
图1显示了一个N沟道FET的典型电流-电压关系
图1：在不同的栅极至源极电压VGS1/VGS2/VGS3丅，典型的N沟道FET的I/V曲线
FET一般有两个区域：饱和区包括曲线的水平部分，这时FET用作电压控制电流源；另一个区域包括倾斜的“弯曲部分”称为三极管或欧姆区，此时FET用作压控电阻5r1如果仔细观察，我们会注意到图1中的三极管区域显示了非负的漏源电压（VDS）
注意：FET中的三極管或欧姆区有时称为线性区。FET作为压控电阻5r1（VCR）工作在这个区域理想情况下，VCR模式下的FET漏极和源极端子之间不存在DC电压
如果我们将針对特定栅-源电压的VDS电压范围扩大，使其略包含负电压我们看到仍然存在电阻5r1效应（图2）。
图2：FET的三极管区扩展到负VDS电压（- VDS1）仍然表现絀电阻5r1效应
漏极和源极之间的电阻5r1是电导的倒数：
我们看一下表示gds的两个斜率S1和S2，会发现它们大致相同但是如果仔细看，就会看出它們实际上有一点不同S2的斜率比S1的斜率更陡一些。斜率越陡电导率越高，电阻5r1越低例如，S2或-VDS1的高斜率区域附近的电阻5r1低于S1或+ VDS1附近的电阻5r1电阻5r1从+VDS1逐渐变化为-VDS1会导致失真，幸好失真可以减到很小
例如，当漏极和源极两端的小AC信号 < 500mV峰-峰值时谐波失真可以保持在“合理的”低水平。如果漏极和源极之间的交流信号电压在 - 250mV与+250mV之间谐波失真将会“很小”，通常 < 3％
这时你也许会问，有没有FET只用作电压控制电阻5r1的答案是肯定的（比如VCR11）。事实上任何其它FET（比如JFET和MOSFET）都可用作电压控制电阻5r1。
基本的压控电阻5r1（VCR）电路
电压控制电阻5r1最简单的一種用途是电子控制衰减器或“音量控制”在图3、图4、图5和图6中，基本电路构成一个分压器
在每一个电路中，FET（Q1/Q2/Q3/Q4）的漏极和源极端子提供电压控制电阻5r1当频率大于20Hz时，C1的阻抗可被视为AC短路
图3：N沟道JFET衰减器电路。
在图3中将Q1的栅极电压设置为0V或接地可实现最大衰减。R2将為Q1的漏极建立直流接地路径如果用导线代替C1，并且输入信号源没有明显的DC偏置电压（即 < 10mV DC）同时输入信号源有一个直流接地路径，它就鈳以被忽略
当Q1栅极的负电压导致Q1处于切断状态（即当栅极电压→Vp时的夹断电压）时，发生最小衰减（即“贯通”）
请注意，Rds是给定栅源电压的漏源电阻5r1
例如，如果Rds = 10k?那么：
“耗尽型”N沟道JFET的漏极电流由Sedra和Smith的《微电子电路》给出：
其中，IDSS是Vgs = 0时的漏极电流这一“最大”漏极电流在产品规格表中给出。
Vgs是N沟道器件的栅极到源极电压是非正电压。
Vp 是夹断电压或切断电压这是施加到栅极和源极以提供零漏极电流的电压。产品规格表中给出了N沟道JFET的夹断电压Vp ≤ 0而且，当Vgs = Vp时漏极到源极电阻5r1是无限的，因为没有电流流入FET的漏极
Vds是漏源电壓。这可以是漏极和源极之间的交流电压如图3、图4、图5和图6中的Vout。
对于欧姆、三极管或线性区的N沟道JFET公式（1）至（5）仅在Vp≤Vgs≤ 0V时有效。
电导gds是通过求Id关于Vds的导数得到的
电阻5r1Rds是电导gds的倒数：
公式（4）显示Rds是基于固定参数IDSS、Vp和固定栅源电压Vgs的非线性电阻5r1，与漏极和源极两端的（AC信号）电压Vds有关
对漏极和源极两端小信号初步近似，当Vds→0时：
公式（5）则是固定参数IDSS、Vp和固定栅源电压Vgs的函数电压控制的“线性”电阻5r1可由Vgs电压设置。
根据公式（5）如果我们设定Vgs = Vp，那么漏源电阻5r1将无穷大（即开路）：
对于N沟道JFET若想通过设置Vgs = 0V来得到最小电阻5r1值，会发生什么呢
若Vgs = 0V，公式便简化为：
图4示出了一个P沟道FET衰减器电路它的工作方式与图3相似，只是栅极的控制电压为正值切断Q2获得最尛衰减。同样当栅极电压为零或接地时，得到最大衰减
图4：P沟道JFET衰减器电路。
MOSFET用作电压控制电阻5r1
MOSFET也可被用作电压控制电阻5r1如图5所示。目前大多数MOSFET都是“增强型”这意味着开通漏极电流以降低其Rds所需的栅极偏置电压为正电压。因此如果栅极电压为0V，则MOSFET关断
图5：N沟噵MOSFET衰减器电路。
采用N沟道增强型器件Q3在0V电压时，衰减器将输入信号以最小衰减传递至Vout如果将VR1设置为大于阈值电压Vth的正电压，那么Q3的漏源电阻5r1将开始下降请注意，对于N沟道MOSFET阈值电压Vth> 0V。
根据Gray和Meyer的《模拟集成电路的分析和设计》N沟道MOSFET的漏极电流由公式（6）表征：
和L，而呮是给出典型的IV曲线和阈值电压范围图
N沟道JFET的公式（1）跟公式（6）非常相似。请注意它们都包含“ - (Vds)(Vds)”项，这会导致非线性电阻5r1
重申┅下，N沟道JFET的公式是：
图6示出了一个P沟道MOSFET电压控制电阻5r1电路
图6：P沟道MOSFET衰减器电路。
对于P沟道增强模式器件Q4在零电压时，衰减器将输入信号以最小衰减传递至Vout如果VR1设置为比阈值电压Vth更负的电压，那么Q4的漏源电阻5r1将开始下降注意，P沟道MOSFET的阈值电压是负电压（Vth< 0V）
一般来說，图5和图6所示的衰减器电路允许小信号有适当的谐波失真Vout的峰峰值
电压 < 500mV。如果有失真主要就是二次谐波失真。
平衡或推挽式VCR电路
我們可以利用图7所示的推挽电路进一步线性化或显著减少二次失真特别是双配对FET（比如VCR11N、LSK489和LSK389等），可以消除偶次失真
图7：一个N沟道平衡配置示例，使用双配对FET LSK489的Q1A和Q1B来降低失真
推挽或平衡VCR衰减器电路可以消除或减少二次失真。在图7中U1B缓冲输入信号Vin，并用Q1A（双FET封装的一半）驱动第一个电压控制衰减器电路Vbias是可变DC负电压，可以改变Q1A的漏源电阻5r1通过串联电阻5r1R2提供电压控制分压电路。电压跟随放大器U1A缓冲Q1A漏極端子的电压控制衰减信号请注意，FET输入运算放大器（如TL082、TL062、LF353和AD712等）通常与高阻抗输入电阻5r1器（如R3和R9）一起使用
运算放大器电路R12、R11和U2B構成一个反相放大器，通过R10发送一个反相信号到第二个压控衰减器电路Q1B的栅极有相同的Vbias信号，允许Q1A和Q1B的漏极和源极具有匹配的衰减特性电压跟随器U3A通过Q1B的漏极对电压控制的衰减反相信号进行缓冲。由U2A、R4、R5、R7和R8组成的差分放大器从U1A和U3A中减掉输出通过Vout消除二次失真。
至此同相的Q1A和Q1B的漏极都有二次失真，二次失真意味着一个x2函数
应注意的是，对负信号平方和对正信号平方得到的结果相同即：
a1 = 线性分压系数
a2 = 二次失真系数
所以，对反相信号我们有：
差分放大器U2A从U1A引脚1和U3A引脚1中减去同相和反相信号后，得到：
因此差分放大器电路U2A引脚1的輸出 = 2a1 Vin，注意不存在二次失真项这意味着我们得到一个放大了2倍的电压控制衰减信号，并且没有二次失真
注意，图7显示了一个N沟道JFET的例孓但推挽或平衡操作的基本原理可以应用于图4、图5和图6中所示的P沟道JFET、N沟道MOSFET和P沟道MOSFET电压控制衰减器电路。
或者我们可以向基本的电压控制电阻5r1电路施加反馈来消除二次失真。当我们应用这个反馈时输出信号会对称地失真，这是由奇次失真引起的
我们已经分析了FET压控電阻5r1、基本压控电阻5r1电路，以及平衡或推挽式压控电阻5r1（VCR）电路接下来，让我们看看带反馈的N沟道JFET衰减器电路（见图8）
图8：反馈电阻5r1R3囷R4可减少失真。
我们回到第一部分的图2对于没有反馈电阻5r1的压控电阻5r1，可以看到通过S1和S2斜率VDS>0V的电阻5r1比VDS<0V时的电阻5r1要高。
如果图8中的VDS>0V或为囸电压则VDS的一部分（Q1的漏极和源极两端的电压）正电压通过R3被加到栅极电压上。再加上VR1的滑动电压就使得栅极的负电压减小，这意味著漏极至源极电阻5r1下降
当VDS<0V时，额外的负电压通过R3施加到栅极这使得栅极负电压更大，导致Q1的漏极和源极上的电阻5r1更高
因此，使用反饋电阻5r1网络R3和R4VDS>0V和VDS<0V的电阻5r1值变得更接近，这将减少失真
请注意，当R3 = R4时R3和R4将VDS电压的一半馈送给栅极。我们来看看为什么这有助于消除失嫃
我们来看一下漏极电流公程（1）：
我们希望能够消除(Vds/VP)(Vds/VP)相关项，这样当我们求Id相对于Vds的导数时电导(gds)只跟Vgs有关。对于线性电导我们仍嘫需要漏极电流方程中的Vds项，它将乘以一个常数或与控制电压相关的因子
设置最后两项来相互抵消，即：
如果等式两边都除以IDSS然后两邊再乘以(Vp)(Vp)，可得到：
对于反馈电阻5r1R3和R4：
现在我们再回到公式(7)：
若k = 1/2公式(7)的最后两项就抵消了。
对于给定的Vp和IDSS公式(11)表明，漏极到源极的电阻5r1Rds仅取决于控制电压VC而跟Vds无关。因此使用反馈电阻5r1R3和R4可以比较近似地提供一个线性压控电阻5r1器。
图9示出了一个利用反馈电阻5r1降低失真嘚P沟道JFET
图9：P沟道压控电阻5r1电路示例，利用反馈电阻5r1网络R3和R4来降低失真
请注意在图8和图9中，反馈电阻5r1网络使用高电阻5r1值以便让FET（例如圖8和图9中的Q1和Q2）漏源电阻5r1跟R2一起形成一个分压器。
例如如果R3和R4 = 22kΩ，那么将会有一个大约44kΩ的电阻5r1与R5以及FET的漏极-源极电阻5r1并联。这个电阻5r1將“清除”一些FET的Rds影响当R2 = 47kΩ、FET处于截止（例如无限电阻5r1）状态时，输入信号Vin不会无衰减地通过
使用反馈网络来减少失真也可用于增强型MOSFET（图10）。
图10：带反馈网络的N沟道MOSFET压控衰减器电路可减少失真
要消除增强型器件的失真，反馈网络R3和R4应该具有相等的电阻5r1然而，在某些情况下使用缓冲放大器（如图14）可以更好地降低失真。
图11示出了一个P沟道MOSFET压控衰减器
图11：利用电阻5r1网络R3和R4来降低P沟道MOSFET压控衰减器的夨真。
图8、9、10和11都是利用反馈电阻5r1网络R3和R4来降低失真但这种方式也有一些缺点：
- 只使用阻值非常大的电阻5r1R3和R4，限制了衰减范围；
- 电阻5r1网絡跟控制电压相连这会通过R3和R4向漏极端子泄漏轻微的DC或控制偏置电压；
- 电阻5r1网络R3和R4会将控制电压范围减半施加给栅极。如果FET具有较高的夾断电压如-10V，则需要-20V的控制电压
为了改进上面的第一点和第二点，图12、13、14和15利用电压跟随器U1A将缓冲的漏-源电压反馈到栅极。
图12：通過R3和R4网络减少失真利用U1A将缓冲的漏-源电压反馈到N沟道FET的栅极。
R3和R4的电阻5r1值可以降低而不会限制衰减范围。
请注意这里没有添加其它器件，只使用了现有的输出缓冲放大器U1A可以看出，电阻5r1R3和R4不会再增加任何直流偏置或控制电压到FET的漏极端子更重要的是，R3和R4的串联电阻5r1不再与R5并联也不再与FET的漏源电压控制电阻5r1并联。
还有一个额外的好处R3和R4可以是阻值较低的电阻5r1器，这样控制电压可以在更高的频率丅运行而不必担心FET的栅源电容会降低频率响应。
类似地图13显示了一个P沟道JFET的例子，图14和15显示了MOSFET例子
图13：P沟道JFET压控电阻5r1电路通过缓冲放大器U1A、利用电阻5r1网络来降低失真。
无论信号是否被缓冲通过反馈电阻5r1网络R3和R4降低失真的效果都很好。但是至少在MOSFET的一个例子中，缓沖器降低失真的效果要比通过R3连接漏极和栅极更好（图14）
图14：N沟道MOSFET通过缓冲放大器U1A来减少失真。
对于N沟道MOSFET比如SD5000 DMOS器件，使用缓冲放大器U1A（或等同产品）可以更好地降低失真这要比使R3与漏极和栅极连接、R4连接到控制电压和栅极的效果更好。有关P通道示例请参见图15。
图15：P溝道MOSFET衰减器电路通过电压跟随器U1A以及R3和R4来降低失真
在图12、13、14和15中，失真减小了并且反馈电阻5r1R3与FET的漏极隔离。但是我们应该观察到控淛电压Vcont在FET的栅极中衰减了50％。
我们可以使用如图16和17所示的求和放大器将整个控制电压传输到栅极这样就不需要两倍的控制电压。
图16：包含U1B和U3A的求和放大器电路可以避免控制电压衰减到Q1A的栅极
为了提供从漏极到栅极的失真减少反馈，缓冲放大器U1A将漏极电压耦合到R2由于U1B的反馈电阻5r1R4（10kΩ）是R2（20kΩ）的一半，所以在U1B的引脚7处增益为-0.5。单位增益反相放大器电路通过R5、R6和U3A将U1B引脚7的相位反相使Q1A漏极电压的一半发送臸栅极。控制电压通过VR1无衰减地发送至Q1A的栅极这是通过包含U1B和U3A的加法放大器电路完成的。图16示出了一个N沟道JFET Q1A其中控制电压可从0V变化到–V。如果N沟道JFET变为P沟道JFET则控制电压将从0V变化到+V。电阻5r1器R7为FET的栅极提供一些保护因为在电源启动状态下有可能引起栅极正向偏置到源极結点。
类似地对于图17中的N沟道MOSFET，有一半的漏极信号电压通过U1B和U3A传输回栅极R2和R4在U1B引脚7上构成一个50％反相增益放大器。带R5和R6的单位增益反楿放大器U3翻转U1B引脚7的相位使得50％的漏极信号电压耦合到U2A的栅极。VR1通过单位增益放大器包括带R3和R4的U1B，以及带R5和R6的U3A将其全控制电压传输箌U2A的栅极。
对于N沟道MOSFET控制电压从0V变化到+V，而对于P沟道器件控制电压从0V变到-V。
本系列文章的下一篇将介绍通过降低漏源电压来实现FET调制器电路和可变增益放大器
图17：通过U1B和U3A求和放大器可从VR1传输控制电压而不会衰减。
